home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #27 / NN_1992_27.iso / spool / comp / sys / intel / 2277 < prev    next >
Encoding:
Text File  |  1992-11-19  |  1.5 KB  |  30 lines
  1. Newsgroups: comp.sys.intel
  2. Path: sparky!uunet!zaphod.mps.ohio-state.edu!wupost!cs.utexas.edu!asuvax!chnews!hfglobe!mithril!flamer
  3. From: flamer@mithril.intel.com (Jim Trethewey @mithril)
  4. Subject: Re: Idea for the P5!
  5. Message-ID: <flamer.722187076@mithril>
  6. Sender: news@hfglobe.intel.com (News User)
  7. Nntp-Posting-Host: mithril.intel.com
  8. Organization: Intel Corporation
  9. References: <1992Nov18.203321.18612@msuinfo.cl.msu.edu> <1992Nov18.222927.20422@nas.nasa.gov>
  10. Distribution: usa
  11. Date: Thu, 19 Nov 1992 15:31:16 GMT
  12. Lines: 16
  13.  
  14. In article <1992Nov18.203321.18612@msuinfo.cl.msu.edu>, sundaram@eecae.msu.edu writes:
  15. > Instead of devoting part of the die to emulate 80x86 code, why not include some
  16. > instructions that will allow the P5 to act as a master processor to a true 
  17. > (or slightly modified) 80x86 chip.
  18.  
  19. As we have seen with other co-processor scenarios (most notably 8087, 287,
  20. and 387), you sacrifice a lot of speed by having to "go off chip" as
  21. opposed to having the functionality onboard.  Although many people think
  22. the 486SX upgrade "trick" is stupid, I think it was a smart idea for
  23. exactly this performance reason.  Another factor to consider is that a
  24. large percentage of the power drawn by a microprocessor is devoted to 
  25. driving the I/O pins.  The less you wiggle those lines, the cooler it will
  26. run.  Hence another advantage of onboard cache and coprocessor functions.
  27. --
  28. --Jim Trethewey, $WORK = flamer@mithril.intel.com, $HOME = flamer@alfirin
  29.  5200 NE Elam Young Parkway HF3-73, Hillsboro OR 97124-6497 (503)696-5444
  30.