home *** CD-ROM | disk | FTP | other *** search
/ Liren Large Software Subsidy 13 / 13.iso / p / p078 / 8.img / MLIB.PLB / ATMEL.DEF < prev    next >
Encoding:
Text File  |  1990-12-10  |  28.1 KB  |  745 lines
  1. (***************************************************************************)
  2. (*                                                                         *)
  3. (*                         Copyright (C) 1987-1990                         *)
  4. (*                      by Gogesch Micro Systems, INC.                     *)
  5. (*                                                                         *)
  6. (*                           All rights reserved.                          *)
  7. (*                                                                         *)
  8. (***************************************************************************)
  9.  
  10. ;Delays for the ATMEL devices were taken from their 1987 data sheet for 22v10
  11.  
  12.  
  13. ;Delays for the following devices are given for 50pF only;
  14. ;subtracted 2ns for 15pF delays.
  15. ;Feedback Setup Time and Clk to Feedback delays could not be modeled.
  16. %StartModel
  17. %Manufacturer:ATMEL
  18. %Type:22V10
  19. %PartNumber:AT22V10-25
  20. %LastNode ? ?
  21. %NumPins: 24
  22. %FDF AND 0 P1 ~P1 N1 ~N1 P2 ~P2 N2 ~N2 P3 ~P3 N3 ~N3 P4 ~P4 N4 ~N4 P5 ~P5
  23.      N5 ~N5 P6 ~P6 N6 ~N6 P7 ~P7 N7 ~N7 P8 ~P8 N8 ~N8 P9 ~P9 N9 ~N9
  24.      P10 ~P10 N10 ~N10 P11 ~P11 P13 ~P13 *
  25.  
  26. %MACRO LOR16(InFuse:%FF, OutLNode:%TEXT);
  27.  LOR(%InFuse,%InFuse+44,%InFuse+88,%InFuse+132,%InFuse+176,%InFuse+220,
  28.      %InFuse+264,%InFuse+308,%InFuse+352,%InFuse+396,%InFuse+440,%InFuse+484,
  29.      %InFuse+528,%InFuse+572,%InFuse+616,%InFuse+660; OutLNode);
  30. %MACEND;
  31.  
  32. %MACRO LOR14(InFuse:%FF, OutLNode:%TEXT);
  33.  LOR(%InFuse,%InFuse+44,%InFuse+88,%InFuse+132,%InFuse+176,%InFuse+220,
  34.      %InFuse+264,%InFuse+308,%InFuse+352,%InFuse+396,%InFuse+440,%InFuse+484,
  35.      %InFuse+528,%InFuse+572; OutLNode);
  36. %MACEND;
  37.  
  38. %MACRO LOR12(InFuse:%FF, OutLNode:%TEXT);
  39.  LOR(%InFuse,%InFuse+44,%InFuse+88,%InFuse+132,%InFuse+176,%InFuse+220,
  40.      %InFuse+264,%InFuse+308,%InFuse+352,%InFuse+396,%InFuse+440,
  41.      %InFuse+484; OutLNode);
  42. %MACEND;
  43.  
  44. %MACRO LOR10(InFuse:%FF, OutLNode:%TEXT);
  45.  LOR(%InFuse,%InFuse+44,%InFuse+88,%InFuse+132,%InFuse+176,%InFuse+220,
  46.      %InFuse+264,%InFuse+308,%InFuse+352,%InFuse+396; OutLNode);
  47. %MACEND;
  48.  
  49. %MACRO LOR8(InFuse:%FF, OutLNode:%TEXT);
  50.  LOR(%InFuse,%InFuse+44,%InFuse+88,%InFuse+132,%InFuse+176,%InFuse+220,
  51.      %InFuse+264,%InFuse+308; OutLNode);
  52. %MACEND;
  53.  
  54. %MACRO V10Mac(S1:%SF, S0:%SF, FeedBack:%TEXT, OrOutput:%TEXT, TNode:%TEXT,
  55.               OutPin:%TEXT, InFuse:%FF, EnableFuse:%SF, TLNode:%TEXT);
  56.  %CASE %S1,%S0
  57.    0:
  58.      LOR(OrOutput, L21; TLNode);
  59.      DQFFC(TLNode, P1, L22; TNode; 13,13,18,0,12,12,23,23,25,25,15,15,18,0,12,12,25,25,25,25);
  60.     %IF %EnableFuse..%EnableFuse+43 = 1 %THEN
  61.      INV(TNode; OutPin; 0,0,0,0);
  62.     %ELSE
  63.      ITSB(TNode, %InFuse; OutPin; 23,23,23,23,25,25,25,25);
  64.     %END;
  65.     INV(TNode; FeedBack; 0,0,0,0);
  66.   |1:
  67.      LOR(OrOutput, L21; TLNode);
  68.      DQFFC(TLNode, P1, L22; TNode; 13,13,18,0,12,12,23,23,25,25,15,15,18,0,12,12,25,25,25,25);
  69.     %IF %EnableFuse..%EnableFuse+43 = 1 %THEN
  70.      BUF(TNode; OutPin; 0,0,0,0);
  71.     %ELSE
  72.      TSB(TNode, %InFuse; OutPin; 23,23,23,23,25,25,25,25);
  73.     %END;
  74.     INV(TNode; FeedBack; 0,0,0,0);
  75.   |2:
  76.     %IF %EnableFuse..%EnableFuse+43 = 1 %THEN
  77.      INV(OrOutput; OutPin; 23,23,25,25);
  78.     %ELSE
  79.      INV(OrOutput; TNode; 23,23,25,25);
  80.      TSB(TNode, %InFuse; OutPin; 23,23,23,23,25,25,25,25);
  81.     %END;
  82.     BUF(OutPin; FeedBack; 0,0,0,0);
  83.   |3:
  84.     %IF %EnableFuse..%EnableFuse+43 = 1 %THEN
  85.      BUF(OrOutput; OutPin; 23,23,25,25);
  86.     %ELSE
  87.      BUF(OrOutput; TNode; 23,23,25,25);
  88.      TSB(TNode, %InFuse; OutPin; 23,23,23,23,25,25,25,25);
  89.     %END;
  90.     BUF(OutPin; FeedBack; 0,0,0,0);
  91.   %END;
  92. %MACEND;
  93.  
  94. LAND(%FF5764; L21);
  95. LNOR(%FF00, IPH; L22);
  96.  
  97. LOR8(%FF88, L1);
  98. LOR10(%FF484, L2);
  99. LOR12(%FF968, L3);
  100. LOR14(%FF1540, L4);
  101. LOR16(%FF2200, L5);
  102. LOR16(%FF2948, L6);
  103. LOR14(%FF3696, L7);
  104. LOR12(%FF4356, L8);
  105. LOR10(%FF4928, L9);
  106. LOR8(%FF5412, L10);
  107.  
  108. V10Mac(%SF5809, %SF5808, N1, L1, N11, P23, %FF44, %SF44, L11);
  109. V10Mac(%SF5811, %SF5810, N2, L2, N12, P22, %FF440, %SF440, L12);
  110. V10Mac(%SF5813, %SF5812, N3, L3, N13, P21, %FF924, %SF924, L13);
  111. V10Mac(%SF5815, %SF5814, N4, L4, N14, P20, %FF1496, %SF1496, L14);
  112. V10Mac(%SF5817, %SF5816, N5, L5, N15, P19, %FF2156, %SF2156, L15);
  113. V10Mac(%SF5819, %SF5818, N6, L6, N16, P18, %FF2904, %SF2904, L16);
  114. V10Mac(%SF5821, %SF5820, N7, L7, N17, P17, %FF3652, %SF3652, L17);
  115. V10Mac(%SF5823, %SF5822, N8, L8, N18, P16, %FF4312, %SF4312, L18);
  116. V10Mac(%SF5825, %SF5824, N9, L9, N19, P15, %FF4884, %SF4884, L19);
  117. V10Mac(%SF5827, %SF5826, N10, L10, N20, P14, %FF5368, %SF5368, L20);
  118. %EndModel
  119.  
  120. ;Delays for the following devices are given for 50pF only;
  121. ;subtracted 2ns for 15pF delays.
  122. ;Feedback Setup Time and Clk to Feedback delays could not be modeled.
  123. %StartModel
  124. %Manufacturer:ATMEL
  125. %Type:22V10
  126. %PartNumber:AT22V10-35
  127. %LastNode ? ?
  128. %NumPins: 24
  129. %FDF AND 0 P1 ~P1 N1 ~N1 P2 ~P2 N2 ~N2 P3 ~P3 N3 ~N3 P4 ~P4 N4 ~N4 P5 ~P5
  130.      N5 ~N5 P6 ~P6 N6 ~N6 P7 ~P7 N7 ~N7 P8 ~P8 N8 ~N8 P9 ~P9 N9 ~N9
  131.      P10 ~P10 N10 ~N10 P11 ~P11 P13 ~P13 *
  132.  
  133. %MACRO LOR16(InFuse:%FF, OutLNode:%TEXT);
  134.  LOR(%InFuse,%InFuse+44,%InFuse+88,%InFuse+132,%InFuse+176,%InFuse+220,
  135.      %InFuse+264,%InFuse+308,%InFuse+352,%InFuse+396,%InFuse+440,%InFuse+484,
  136.      %InFuse+528,%InFuse+572,%InFuse+616,%InFuse+660; OutLNode);
  137. %MACEND;
  138.  
  139. %MACRO LOR14(InFuse:%FF, OutLNode:%TEXT);
  140.  LOR(%InFuse,%InFuse+44,%InFuse+88,%InFuse+132,%InFuse+176,%InFuse+220,
  141.      %InFuse+264,%InFuse+308,%InFuse+352,%InFuse+396,%InFuse+440,%InFuse+484,
  142.      %InFuse+528,%InFuse+572; OutLNode);
  143. %MACEND;
  144.  
  145. %MACRO LOR12(InFuse:%FF, OutLNode:%TEXT);
  146.  LOR(%InFuse,%InFuse+44,%InFuse+88,%InFuse+132,%InFuse+176,%InFuse+220,
  147.      %InFuse+264,%InFuse+308,%InFuse+352,%InFuse+396,%InFuse+440,
  148.      %InFuse+484; OutLNode);
  149. %MACEND;
  150.  
  151. %MACRO LOR10(InFuse:%FF, OutLNode:%TEXT);
  152.  LOR(%InFuse,%InFuse+44,%InFuse+88,%InFuse+132,%InFuse+176,%InFuse+220,
  153.      %InFuse+264,%InFuse+308,%InFuse+352,%InFuse+396; OutLNode);
  154. %MACEND;
  155.  
  156. %MACRO LOR8(InFuse:%FF, OutLNode:%TEXT);
  157.  LOR(%InFuse,%InFuse+44,%InFuse+88,%InFuse+132,%InFuse+176,%InFuse+220,
  158.      %InFuse+264,%InFuse+308; OutLNode);
  159. %MACEND;
  160.  
  161. %MACRO V10Mac(S1:%SF, S0:%SF, FeedBack:%TEXT, OrOutput:%TEXT, TNode:%TEXT,
  162.               OutPin:%TEXT, InFuse:%FF, EnableFuse:%SF, TLNode:%TEXT);
  163.  %CASE %S1,%S0
  164.    0:
  165.      LOR(OrOutput, L21; TLNode);
  166.      DQFFC(TLNode, P1, L22; TNode; 23,23,25,0,18,18,33,33,35,35,25,25,25,0,18,18,35,35,35,35);
  167.     %IF %EnableFuse..%EnableFuse+43 = 1 %THEN
  168.      INV(TNode; OutPin; 0,0,0,0);
  169.     %ELSE
  170.      ITSB(TNode, %InFuse; OutPin; 33,33,33,33,35,35,35,35);
  171.     %END;
  172.     INV(TNode; FeedBack; 0,0,0,0);
  173.   |1:
  174.      LOR(OrOutput, L21; TLNode);
  175.      DQFFC(TLNode, P1, L22; TNode; 23,23,25,0,18,18,33,33,35,35,25,25,25,0,18,18,35,35,35,35);
  176.     %IF %EnableFuse..%EnableFuse+43 = 1 %THEN
  177.      BUF(TNode; OutPin; 0,0,0,0);
  178.     %ELSE
  179.      TSB(TNode, %InFuse; OutPin; 33,33,33,33,35,35,35,35);
  180.     %END;
  181.     INV(TNode; FeedBack; 0,0,0,0);
  182.   |2:
  183.     %IF %EnableFuse..%EnableFuse+43 = 1 %THEN
  184.      INV(OrOutput; OutPin; 33,33,35,35);
  185.     %ELSE
  186.      INV(OrOutput; TNode; 33,33,35,35);
  187.      TSB(TNode, %InFuse; OutPin; 33,33,33,33,35,35,35,35);
  188.     %END;
  189.     BUF(OutPin; FeedBack; 0,0,0,0);
  190.   |3:
  191.     %IF %EnableFuse..%EnableFuse+43 = 1 %THEN
  192.      BUF(OrOutput; OutPin; 33,33,35,35);
  193.     %ELSE
  194.      BUF(OrOutput; TNode; 33,33,35,35);
  195.      TSB(TNode, %InFuse; OutPin; 33,33,33,33,35,35,35,35);
  196.     %END;
  197.     BUF(OutPin; FeedBack; 0,0,0,0);
  198.   %END;
  199. %MACEND;
  200.  
  201. LAND(%FF5764; L21);
  202. LNOR(%FF00, IPH; L22);
  203.  
  204. LOR8(%FF88, L1);
  205. LOR10(%FF484, L2);
  206. LOR12(%FF968, L3);
  207. LOR14(%FF1540, L4);
  208. LOR16(%FF2200, L5);
  209. LOR16(%FF2948, L6);
  210. LOR14(%FF3696, L7);
  211. LOR12(%FF4356, L8);
  212. LOR10(%FF4928, L9);
  213. LOR8(%FF5412, L10);
  214.  
  215. V10Mac(%SF5809, %SF5808, N1, L1, N11, P23, %FF44, %SF44, L11);
  216. V10Mac(%SF5811, %SF5810, N2, L2, N12, P22, %FF440, %SF440, L12);
  217. V10Mac(%SF5813, %SF5812, N3, L3, N13, P21, %FF924, %SF924, L13);
  218. V10Mac(%SF5815, %SF5814, N4, L4, N14, P20, %FF1496, %SF1496, L14);
  219. V10Mac(%SF5817, %SF5816, N5, L5, N15, P19, %FF2156, %SF2156, L15);
  220. V10Mac(%SF5819, %SF5818, N6, L6, N16, P18, %FF2904, %SF2904, L16);
  221. V10Mac(%SF5821, %SF5820, N7, L7, N17, P17, %FF3652, %SF3652, L17);
  222. V10Mac(%SF5823, %SF5822, N8, L8, N18, P16, %FF4312, %SF4312, L18);
  223. V10Mac(%SF5825, %SF5824, N9, L9, N19, P15, %FF4884, %SF4884, L19);
  224. V10Mac(%SF5827, %SF5826, N10, L10, N20, P14, %FF5368, %SF5368, L20);
  225. %EndModel
  226.  
  227. %StartModel
  228. %Manufacturer:Atmel
  229. %Type:ATV750
  230. %PartNumber:ATV750-30
  231. %LastNode ? ?
  232. %NumPins: 24
  233. %FDF AND 0 ~P13 P13 ~P11 P11 N19 ~N19 N20 ~N20 ~P14 P14 ~P10 P10 N17 ~N17
  234.      N18 ~N18 ~P15 P15 ~P9 P9 N15 ~N15 N16 ~N16 ~P16 P16 ~P8 P8 N13 ~N13
  235.      N14 ~N14 ~P17 P17 ~P7 P7 N11 ~N11 N12 ~N12 ~P18 P18 ~P6 P6 N9 ~N9
  236.      N10 ~N10 ~P19 P19 ~P5 P5 N7 ~N7 N8 ~N8 ~P20 P20 ~P4 P4 N5 ~N5 N6 ~N6
  237.      ~P21 P21 ~P3 P3 N3 ~N3 N4 ~N4 ~P22 P22 ~P2 P2 N1 ~N1 N2 ~N2 ~P23 P23
  238.      ~P1 P1*
  239.  
  240. %MACRO LOR8(InFuse:%FF, OrOutput1:%TEXT, OrOutput2:%TEXT);
  241.  LOR(%InFuse,%InFuse+84,%InFuse+168,%InFuse+252,%InFuse+336,%InFuse+420,
  242.      %InFuse+504,%InFuse+588; OrOutput1);
  243.  LOR(%InFuse+672,%InFuse+756,%InFuse+840,%InFuse+924,%InFuse+1008,%InFuse+1092,
  244.      %InFuse+1176,%InFuse+1260; OrOutput2);
  245. %MACEND;
  246.  
  247. %MACRO LOR7(InFuse:%FF, OrOutput1:%TEXT, OrOutput2:%TEXT);
  248.  LOR(%InFuse,%InFuse+84,%InFuse+168,%InFuse+252,%InFuse+336,%InFuse+420,
  249.      %InFuse+504; OrOutput1);
  250.  LOR(%InFuse+588,%InFuse+672,%InFuse+756,%InFuse+840,%InFuse+924,%InFuse+1008,
  251.      %InFuse+1092; OrOutput2);
  252. %MACEND;
  253.  
  254. %MACRO LOR6(InFuse:%FF, OrOutput1:%TEXT, OrOutput2:%TEXT);
  255.  LOR(%InFuse,%InFuse+84,%InFuse+168,%InFuse+252,%InFuse+336,%InFuse+420;
  256.      OrOutput1);
  257.  LOR(%InFuse+504,%InFuse+588,%InFuse+672,%InFuse+756,%InFuse+840,%InFuse+924;
  258.      OrOutput2);
  259. %MACEND;
  260.  
  261. %MACRO LOR5(InFuse:%FF, OrOutput1:%TEXT, OrOutput2:%TEXT);
  262.  LOR(%InFuse,%InFuse+84,%InFuse+168,%InFuse+252,%InFuse+336; OrOutput1);
  263.  LOR(%InFuse+420,%InFuse+504,%InFuse+588,%InFuse+672,%InFuse+756; OrOutput2);
  264. %MACEND;
  265.  
  266. %MACRO LOR4(InFuse:%FF, OrOutput1:%TEXT, OrOutput2:%TEXT);
  267.  LOR(%InFuse,%InFuse+84,%InFuse+168,%InFuse+252; OrOutput1);
  268.  LOR(%InFuse+336,%InFuse+420,%InFuse+504,%InFuse+588; OrOutput2);
  269. %MACEND;
  270.  
  271. %MACRO RegisterFeedBack(Reg1Clock:%FF, Reg2Clock:%FF, Clock1:%TEXT,
  272.        Clock2:%TEXT, ARFuse1:%FF, ARFuse2:%FF, Reset1:%TEXT, Reset2:%TEXT,
  273.        OrNode:%TEXT, OrOutput2:%TEXT, TRegNode1:%TEXT, TRegNode2:%TEXT,
  274.        FeedBack1:%TEXT, FeedBack2:%TEXT);
  275.  
  276.      AND(Reg1Clock; Clock1; 0,0,0,0);
  277.      AND(Reg2Clock; Clock2; 0,0,0,0);
  278.      LNOR(ARFuse1, IPH; Reset1);
  279.      LNOR(ARFuse2, IPH; Reset2);
  280.  
  281.      DQFFC(OrNode, Clock1, Reset1; TRegNode1; 10,10,15,5,12,12,30,30,30,30,10,10,15,5,12,12,30,30,30,30);
  282.      DQFFC(OrOutput2, Clock2, Reset2; TRegNode2; 10,10,15,5,12,12,30,30,30,30,10,10,15,5,12,12,30,30,30,30);
  283.      BUF(TRegNode1; FeedBack1; 0,0,0,0);
  284.      BUF(TRegNode2; FeedBack2; 0,0,0,0);
  285. %MACEND;
  286.  
  287. %MACRO ATV750(OrOutput1:%TEXT, OrOutput2:%TEXT, OrNode:%TEXT, EnableFuse:%SF,
  288.        TRegNode1:%TEXT, OutPin:%TEXT, InFuse:%FF, TNode:%TEXT, S0:%SF);
  289. %CASE %S0+2, %S0+1, %S0
  290.    0:
  291.      OR(OrOutput1, OrOutput2, L41; OrNode; 15,15,15,15);
  292.     %IF %EnableFuse..%EnableFuse+83 = 1 %THEN
  293.      INV(TRegNode1; OutPin; 0,0,0,0);
  294.     %ELSE
  295.      ITSB(TRegNode1, %InFuse; OutPin; 30,30,30,30,30,30,30,30);
  296.     %END;
  297.   |1:
  298.      OR(OrOutput1, OrOutput2, L41; OrNode; 15,15,15,15);
  299.     %IF %EnableFuse..%EnableFuse+83 = 1 %THEN
  300.      NOR(OrOutput1, OrOutput2; OutPin; 30,30,30,30);
  301.     %ELSE
  302.      NOR(OrOutput1, OrOutput2; TNode; 30,30,30,30);
  303.      TSB(TNode, %InFuse; OutPin; 30,30,30,30,30,30,30,30);
  304.     %END;
  305.   |2:
  306.     OR(OrOutput1, L41; OrNode; 15,15,15,15);
  307.     %IF %EnableFuse..%EnableFuse+83 = 1 %THEN
  308.      INV(TRegNode1; OutPin; 0,0,0,0);
  309.     %ELSE
  310.      ITSB(TRegNode1, %InFuse; OutPin; 30,30,30,30,30,30,30,30);
  311.     %END;
  312.   |3:
  313.     OR(OrOutput1, L41; OrNode; 15,15,15,15);
  314.     %IF %EnableFuse..%EnableFuse+83 = 1 %THEN
  315.      INV(OrOutput1; OutPin; 30,30,30,30);
  316.     %ELSE
  317.      INV(OrOutput1; TNode; 30,30,30,30);
  318.      TSB(TNode, %InFuse; OutPin; 30,30,30,30,30,30,30,30);
  319.     %END;
  320.   |4:
  321.      OR(OrOutput1, OrOutput2, L41; OrNode; 15,15,15,15);
  322.     %IF %EnableFuse..%EnableFuse+83 = 1 %THEN
  323.      BUF(TRegNode1; OutPin; 0,0,0,0);
  324.     %ELSE
  325.      TSB(TRegNode1, %InFuse; OutPin; 30,30,30,30,30,30,30,30);
  326.     %END;
  327.   |5:
  328.      OR(OrOutput1, OrOutput2, L41; OrNode; 15,15,15,15);
  329.     %IF %EnableFuse..%EnableFuse+83 = 1 %THEN
  330.      OR(OrOutput1, OrOutput2; OutPin; 30,30,30,30);
  331.     %ELSE
  332.      OR(OrOutput1, OrOutput2; TNode; 30,30,30,30);
  333.      TSB(TNode, %InFuse; OutPin; 30,30,30,30,30,30,30,30);
  334.     %END;
  335.   |6:
  336.     OR(OrOutput1, L41; OrNode; 15,15,15,15);
  337.     %IF %EnableFuse..%EnableFuse+83 = 1 %THEN
  338.      BUF(TRegNode1; OutPin; 0,0,0,0);
  339.     %ELSE
  340.      TSB(TRegNode1, %InFuse; OutPin; 30,30,30,30,30,30,30,30);
  341.     %END;
  342.   |7:
  343.     OR(OrOutput1, L41; OrNode; 15,15,15,15);
  344.     %IF %EnableFuse..%EnableFuse+83 = 1 %THEN
  345.      BUF(OrOutput1; OutPin; 30,30,30,30);
  346.     %ELSE
  347.      BUF(OrOutput1; TNode; 30,30,30,30);
  348.      TSB(TNode, %InFuse; OutPin; 30,30,30,30,30,30,30,30);
  349.     %END;
  350.   %END;
  351. %MACEND;
  352.  
  353. LAND(%FF14280; L41);
  354.  
  355. LOR4(%FF00,L1, L11);
  356. LOR5(%FF1092,L2, L12);
  357. LOR6(%FF2352,L3, L13);
  358. LOR7(%FF3780,L4, L14);
  359. LOR8(%FF5376,L5, L15);
  360. LOR8(%FF7140,L6, L16);
  361. LOR7(%FF8904,L7, L17);
  362. LOR6(%FF10500,L8, L18);
  363. LOR5(%FF11928,L9, L19);
  364. LOR4(%FF13188,L10, L20);
  365.  
  366. RegisterFeedBack(%FF756, %FF840, N21, N31, %FF672, %FF924, L21, L31, N41,
  367. L11, N51, N61, N2, N1);
  368. RegisterFeedBack(%FF2016, %FF2100, N22, N32, %FF1932, %FF2184, L22, L32, N42,
  369. L12, N52, N62, N4, N3);
  370. RegisterFeedBack(%FF3444, %FF3528, N23, N33, %FF3380, %FF3812, L23, L33, N43,
  371. L13, N53, N63, N6, N5);
  372. RegisterFeedBack(%FF5040, %FF5124, N24, N34, %FF4956, %FF5208, L24, L34, N44,
  373. L14, N54, N64, N8, N7);
  374. RegisterFeedBack(%FF6804, %FF6888, N25, N35, %FF6720, %FF6972, L25, L35, N45,
  375. L15, N55, N65, N10, N9);
  376. RegisterFeedBack(%FF8588, %FF8652, N26, N36, %FF8484, %FF8736, L26, L36, N46,
  377. L16, N56, N66, N12, N11);
  378. RegisterFeedBack(%FF10164, %FF10248, N27, N37, %FF10080, %FF10332, L27, L37, N47,
  379. L17, N57, N67, N14, N13);
  380. RegisterFeedBack(%FF11592, %FF11676, N28, N38, %FF11508, %FF11760, L28, L38, N48,
  381. L18, N58, N68, N16, N15);
  382. RegisterFeedBack(%FF12852, %FF12936, N29, N39, %FF12768, %FF13020, L29, L39, N49,
  383. L19, N59, N69, N18, N17);
  384. RegisterFeedBack(%FF13944, %FF14028, N30, N40, %FF13860, %FF14112, L30, L40, N50,
  385. L20, N60, N70, N20, N19);
  386.  
  387. ATV750(L1, L11, N41, %SF1008, N51, P23, %FF1008, N71, %SF14364);
  388. ATV750(L2, L12, N42, %SF2268, N52, P22, %FF2268, N72, %SF14367);
  389. ATV750(L3, L13, N43, %SF3696, N53, P21, %FF3696, N73, %SF14370);
  390. ATV750(L4, L14, N44, %SF5292, N54, P20, %FF5292, N74, %SF14373);
  391. ATV750(L5, L15, N45, %SF7056, N55, P19, %FF7056, N75, %SF14376);
  392. ATV750(L6, L16, N46, %SF8820, N56, P18, %FF8820, N76, %SF14379);
  393. ATV750(L7, L17, N47, %SF10416, N57, P17, %FF10416, N77, %SF14382);
  394. ATV750(L8, L18, N48, %SF11844, N58, P16, %FF11844, N78, %SF14385);
  395. ATV750(L9, L19, N49, %SF13104, N59, P15, %FF13104, N79, %SF14388);
  396. ATV750(L10, L20, N50, %SF14196, N60, P14, %FF14196, N80, %SF14391);
  397.  
  398. %EndModel
  399.  
  400. %StartModel
  401. %Manufacturer:Atmel
  402. %Type:ATV750
  403. %PartNumber:ATV750-35
  404. %LastNode ? ?
  405. %NumPins: 24
  406. %FDF AND 0 ~P13 P13 ~P11 P11 N19 ~N19 N20 ~N20 ~P14 P14 ~P10 P10 N17 ~N17
  407.      N18 ~N18 ~P15 P15 ~P9 P9 N15 ~N15 N16 ~N16 ~P16 P16 ~P8 P8 N13 ~N13
  408.      N14 ~N14 ~P17 P17 ~P7 P7 N11 ~N11 N12 ~N12 ~P18 P18 ~P6 P6 N9 ~N9
  409.      N10 ~N10 ~P19 P19 ~P5 P5 N7 ~N7 N8 ~N8 ~P20 P20 ~P4 P4 N5 ~N5 N6 ~N6
  410.      ~P21 P21 ~P3 P3 N3 ~N3 N4 ~N4 ~P22 P22 ~P2 P2 N1 ~N1 N2 ~N2 ~P23 P23
  411.      ~P1 P1*
  412.  
  413. %MACRO LOR8(InFuse:%FF, OrOutput1:%TEXT, OrOutput2:%TEXT);
  414.  LOR(%InFuse,%InFuse+84,%InFuse+168,%InFuse+252,%InFuse+336,%InFuse+420,
  415.      %InFuse+504,%InFuse+588; OrOutput1);
  416.  LOR(%InFuse+672,%InFuse+756,%InFuse+840,%InFuse+924,%InFuse+1008,%InFuse+1092,
  417.      %InFuse+1176,%InFuse+1260; OrOutput2);
  418. %MACEND;
  419.  
  420. %MACRO LOR7(InFuse:%FF, OrOutput1:%TEXT, OrOutput2:%TEXT);
  421.  LOR(%InFuse,%InFuse+84,%InFuse+168,%InFuse+252,%InFuse+336,%InFuse+420,
  422.      %InFuse+504; OrOutput1);
  423.  LOR(%InFuse+588,%InFuse+672,%InFuse+756,%InFuse+840,%InFuse+924,%InFuse+1008,
  424.      %InFuse+1092; OrOutput2);
  425. %MACEND;
  426.  
  427. %MACRO LOR6(InFuse:%FF, OrOutput1:%TEXT, OrOutput2:%TEXT);
  428.  LOR(%InFuse,%InFuse+84,%InFuse+168,%InFuse+252,%InFuse+336,%InFuse+420;
  429.      OrOutput1);
  430.  LOR(%InFuse+504,%InFuse+588,%InFuse+672,%InFuse+756,%InFuse+840,%InFuse+924;
  431.      OrOutput2);
  432. %MACEND;
  433.  
  434. %MACRO LOR5(InFuse:%FF, OrOutput1:%TEXT, OrOutput2:%TEXT);
  435.  LOR(%InFuse,%InFuse+84,%InFuse+168,%InFuse+252,%InFuse+336; OrOutput1);
  436.  LOR(%InFuse+420,%InFuse+504,%InFuse+588,%InFuse+672,%InFuse+756; OrOutput2);
  437. %MACEND;
  438.  
  439. %MACRO LOR4(InFuse:%FF, OrOutput1:%TEXT, OrOutput2:%TEXT);
  440.  LOR(%InFuse,%InFuse+84,%InFuse+168,%InFuse+252; OrOutput1);
  441.  LOR(%InFuse+336,%InFuse+420,%InFuse+504,%InFuse+588; OrOutput2);
  442. %MACEND;
  443.  
  444. %MACRO RegisterFeedBack(Reg1Clock:%FF, Reg2Clock:%FF, Clock1:%TEXT,
  445.        Clock2:%TEXT, ARFuse1:%FF, ARFuse2:%FF, Reset1:%TEXT, Reset2:%TEXT,
  446.        OrNode:%TEXT, OrOutput2:%TEXT, TRegNode1:%TEXT, TRegNode2:%TEXT,
  447.        FeedBack1:%TEXT, FeedBack2:%TEXT);
  448.  
  449.      AND(Reg1Clock; Clock1; 0,0,0,0);
  450.      AND(Reg2Clock; Clock2; 0,0,0,0);
  451.      LNOR(ARFuse1, IPH; Reset1);
  452.      LNOR(ARFuse2, IPH; Reset2);
  453.  
  454.      DQFFC(OrNode, Clock1, Reset1; TRegNode1; 12,12,18,10,15,15,35,35,35,35,12,12,18,10,15,15,35,35,35,35);
  455.      DQFFC(OrOutput2, Clock2, Reset2; TRegNode2; 12,12,18,10,15,15,35,35,35,35,12,12,18,10,15,15,35,35,35,35);
  456.      BUF(TRegNode1; FeedBack1; 0,0,0,0);
  457.      BUF(TRegNode2; FeedBack2; 0,0,0,0);
  458. %MACEND;
  459.  
  460. %MACRO ATV750(OrOutput1:%TEXT, OrOutput2:%TEXT, OrNode:%TEXT, EnableFuse:%SF,
  461.        TRegNode1:%TEXT, OutPin:%TEXT, InFuse:%FF, TNode:%TEXT, S0:%SF);
  462. %CASE %S0+2, %S0+1, %S0
  463.    0:
  464.      OR(OrOutput1, OrOutput2, L41; OrNode; 18,18,18,18);
  465.     %IF %EnableFuse..%EnableFuse+83 = 1 %THEN
  466.      INV(TRegNode1; OutPin; 0,0,0,0);
  467.     %ELSE
  468.      ITSB(TRegNode1, %InFuse; OutPin; 35,35,35,35,35,35,35,35);
  469.     %END;
  470.   |1:
  471.      OR(OrOutput1, OrOutput2, L41; OrNode; 18,18,18,18);
  472.     %IF %EnableFuse..%EnableFuse+83 = 1 %THEN
  473.      NOR(OrOutput1, OrOutput2; OutPin; 35,35,35,35);
  474.     %ELSE
  475.      NOR(OrOutput1, OrOutput2; TNode; 35,35,35,35);
  476.      TSB(TNode, %InFuse; OutPin; 35,35,35,35,35,35,35,35);
  477.     %END;
  478.   |2:
  479.     OR(OrOutput1, L41; OrNode; 18,18,18,18);
  480.     %IF %EnableFuse..%EnableFuse+83 = 1 %THEN
  481.      INV(TRegNode1; OutPin; 0,0,0,0);
  482.     %ELSE
  483.      ITSB(TRegNode1, %InFuse; OutPin; 35,35,35,35,35,35,35,35);
  484.     %END;
  485.   |3:
  486.     OR(OrOutput1, L41; OrNode; 18,18,18,18);
  487.     %IF %EnableFuse..%EnableFuse+83 = 1 %THEN
  488.      INV(OrOutput1; OutPin; 35,35,35,35);
  489.     %ELSE
  490.      INV(OrOutput1; TNode; 35,35,35,35);
  491.      TSB(TNode, %InFuse; OutPin; 35,35,35,35,35,35,35,35);
  492.     %END;
  493.   |4:
  494.      OR(OrOutput1, OrOutput2, L41; OrNode; 18,18,18,18);
  495.     %IF %EnableFuse..%EnableFuse+83 = 1 %THEN
  496.      BUF(TRegNode1; OutPin; 0,0,0,0);
  497.     %ELSE
  498.      TSB(TRegNode1, %InFuse; OutPin; 35,35,35,35,35,35,35,35);
  499.     %END;
  500.   |5:
  501.      OR(OrOutput1, OrOutput2, L41; OrNode; 18,18,18,18);
  502.     %IF %EnableFuse..%EnableFuse+83 = 1 %THEN
  503.      OR(OrOutput1, OrOutput2; OutPin; 35,35,35,35);
  504.     %ELSE
  505.      OR(OrOutput1, OrOutput2; TNode; 35,35,35,35);
  506.      TSB(TNode, %InFuse; OutPin; 35,35,35,35,35,35,35,35);
  507.     %END;
  508.   |6:
  509.     OR(OrOutput1, L41; OrNode; 18,18,18,18);
  510.     %IF %EnableFuse..%EnableFuse+83 = 1 %THEN
  511.      BUF(TRegNode1; OutPin; 0,0,0,0);
  512.     %ELSE
  513.      TSB(TRegNode1, %InFuse; OutPin; 35,35,35,35,35,35,35,35);
  514.     %END;
  515.   |7:
  516.     OR(OrOutput1, L41; OrNode; 18,18,18,18);
  517.     %IF %EnableFuse..%EnableFuse+83 = 1 %THEN
  518.      BUF(OrOutput1; OutPin; 35,35,35,35);
  519.     %ELSE
  520.      BUF(OrOutput1; TNode; 35,35,35,35);
  521.      TSB(TNode, %InFuse; OutPin; 35,35,35,35,35,35,35,35);
  522.     %END;
  523.   %END;
  524. %MACEND;
  525.  
  526. LAND(%FF14280; L41);
  527.  
  528. LOR4(%FF00,L1, L11);
  529. LOR5(%FF1092,L2, L12);
  530. LOR6(%FF2352,L3, L13);
  531. LOR7(%FF3780,L4, L14);
  532. LOR8(%FF5376,L5, L15);
  533. LOR8(%FF7140,L6, L16);
  534. LOR7(%FF8904,L7, L17);
  535. LOR6(%FF10500,L8, L18);
  536. LOR5(%FF11928,L9, L19);
  537. LOR4(%FF13188,L10, L20);
  538.  
  539. RegisterFeedBack(%FF756, %FF840, N21, N31, %FF672, %FF924, L21, L31, N41,
  540. L11, N51, N61, N2, N1);
  541. RegisterFeedBack(%FF2016, %FF2100, N22, N32, %FF1932, %FF2184, L22, L32, N42,
  542. L12, N52, N62, N4, N3);
  543. RegisterFeedBack(%FF3444, %FF3528, N23, N33, %FF3380, %FF3812, L23, L33, N43,
  544. L13, N53, N63, N6, N5);
  545. RegisterFeedBack(%FF5040, %FF5124, N24, N34, %FF4956, %FF5208, L24, L34, N44,
  546. L14, N54, N64, N8, N7);
  547. RegisterFeedBack(%FF6804, %FF6888, N25, N35, %FF6720, %FF6972, L25, L35, N45,
  548. L15, N55, N65, N10, N9);
  549. RegisterFeedBack(%FF8588, %FF8652, N26, N36, %FF8484, %FF8736, L26, L36, N46,
  550. L16, N56, N66, N12, N11);
  551. RegisterFeedBack(%FF10164, %FF10248, N27, N37, %FF10080, %FF10332, L27, L37, N47,
  552. L17, N57, N67, N14, N13);
  553. RegisterFeedBack(%FF11592, %FF11676, N28, N38, %FF11508, %FF11760, L28, L38, N48,
  554. L18, N58, N68, N16, N15);
  555. RegisterFeedBack(%FF12852, %FF12936, N29, N39, %FF12768, %FF13020, L29, L39, N49,
  556. L19, N59, N69, N18, N17);
  557. RegisterFeedBack(%FF13944, %FF14028, N30, N40, %FF13860, %FF14112, L30, L40, N50,
  558. L20, N60, N70, N20, N19);
  559.  
  560. ATV750(L1, L11, N41, %SF1008, N51, P23, %FF1008, N71, %SF14364);
  561. ATV750(L2, L12, N42, %SF2268, N52, P22, %FF2268, N72, %SF14367);
  562. ATV750(L3, L13, N43, %SF3696, N53, P21, %FF3696, N73, %SF14370);
  563. ATV750(L4, L14, N44, %SF5292, N54, P20, %FF5292, N74, %SF14373);
  564. ATV750(L5, L15, N45, %SF7056, N55, P19, %FF7056, N75, %SF14376);
  565. ATV750(L6, L16, N46, %SF8820, N56, P18, %FF8820, N76, %SF14379);
  566. ATV750(L7, L17, N47, %SF10416, N57, P17, %FF10416, N77, %SF14382);
  567. ATV750(L8, L18, N48, %SF11844, N58, P16, %FF11844, N78, %SF14385);
  568. ATV750(L9, L19, N49, %SF13104, N59, P15, %FF13104, N79, %SF14388);
  569. ATV750(L10, L20, N50, %SF14196, N60, P14, %FF14196, N80, %SF14391);
  570.  
  571. %EndModel
  572.  
  573. %StartModel
  574. %Manufacturer:Atmel
  575. %Type:ATV750
  576. %PartNumber:ATV750-40
  577. %LastNode ? ?
  578. %NumPins: 24
  579. %FDF AND 0 ~P13 P13 ~P11 P11 N19 ~N19 N20 ~N20 ~P14 P14 ~P10 P10 N17 ~N17
  580.      N18 ~N18 ~P15 P15 ~P9 P9 N15 ~N15 N16 ~N16 ~P16 P16 ~P8 P8 N13 ~N13
  581.      N14 ~N14 ~P17 P17 ~P7 P7 N11 ~N11 N12 ~N12 ~P18 P18 ~P6 P6 N9 ~N9
  582.      N10 ~N10 ~P19 P19 ~P5 P5 N7 ~N7 N8 ~N8 ~P20 P20 ~P4 P4 N5 ~N5 N6 ~N6
  583.      ~P21 P21 ~P3 P3 N3 ~N3 N4 ~N4 ~P22 P22 ~P2 P2 N1 ~N1 N2 ~N2 ~P23 P23
  584.      ~P1 P1*
  585.  
  586. %MACRO LOR8(InFuse:%FF, OrOutput1:%TEXT, OrOutput2:%TEXT);
  587.  LOR(%InFuse,%InFuse+84,%InFuse+168,%InFuse+252,%InFuse+336,%InFuse+420,
  588.      %InFuse+504,%InFuse+588; OrOutput1);
  589.  LOR(%InFuse+672,%InFuse+756,%InFuse+840,%InFuse+924,%InFuse+1008,%InFuse+1092,
  590.      %InFuse+1176,%InFuse+1260; OrOutput2);
  591. %MACEND;
  592.  
  593. %MACRO LOR7(InFuse:%FF, OrOutput1:%TEXT, OrOutput2:%TEXT);
  594.  LOR(%InFuse,%InFuse+84,%InFuse+168,%InFuse+252,%InFuse+336,%InFuse+420,
  595.      %InFuse+504; OrOutput1);
  596.  LOR(%InFuse+588,%InFuse+672,%InFuse+756,%InFuse+840,%InFuse+924,%InFuse+1008,
  597.      %InFuse+1092; OrOutput2);
  598. %MACEND;
  599.  
  600. %MACRO LOR6(InFuse:%FF, OrOutput1:%TEXT, OrOutput2:%TEXT);
  601.  LOR(%InFuse,%InFuse+84,%InFuse+168,%InFuse+252,%InFuse+336,%InFuse+420;
  602.      OrOutput1);
  603.  LOR(%InFuse+504,%InFuse+588,%InFuse+672,%InFuse+756,%InFuse+840,%InFuse+924;
  604.      OrOutput2);
  605. %MACEND;
  606.  
  607. %MACRO LOR5(InFuse:%FF, OrOutput1:%TEXT, OrOutput2:%TEXT);
  608.  LOR(%InFuse,%InFuse+84,%InFuse+168,%InFuse+252,%InFuse+336; OrOutput1);
  609.  LOR(%InFuse+420,%InFuse+504,%InFuse+588,%InFuse+672,%InFuse+756; OrOutput2);
  610. %MACEND;
  611.  
  612. %MACRO LOR4(InFuse:%FF, OrOutput1:%TEXT, OrOutput2:%TEXT);
  613.  LOR(%InFuse,%InFuse+84,%InFuse+168,%InFuse+252; OrOutput1);
  614.  LOR(%InFuse+336,%InFuse+420,%InFuse+504,%InFuse+588; OrOutput2);
  615. %MACEND;
  616.  
  617. %MACRO RegisterFeedBack(Reg1Clock:%FF, Reg2Clock:%FF, Clock1:%TEXT,
  618.        Clock2:%TEXT, ARFuse1:%FF, ARFuse2:%FF, Reset1:%TEXT, Reset2:%TEXT,
  619.        OrNode:%TEXT, OrOutput2:%TEXT, TRegNode1:%TEXT, TRegNode2:%TEXT,
  620.        FeedBack1:%TEXT, FeedBack2:%TEXT);
  621.  
  622.      AND(Reg1Clock; Clock1; 0,0,0,0);
  623.      AND(Reg2Clock; Clock2; 0,0,0,0);
  624.      LNOR(ARFuse1, IPH; Reset1);
  625.      LNOR(ARFuse2, IPH; Reset2);
  626.  
  627.      DQFFC(OrNode, Clock1, Reset1; TRegNode1; 15,15,20,15,17,17,40,40,40,40,15,15,20,15,17,17,40,40,40,40);
  628.      DQFFC(OrOutput2, Clock2, Reset2; TRegNode2; 15,15,20,15,17,17,40,40,40,40,15,15,20,15,17,17,40,40,40,40);
  629.      BUF(TRegNode1; FeedBack1; 0,0,0,0);
  630.      BUF(TRegNode2; FeedBack2; 0,0,0,0);
  631. %MACEND;
  632.  
  633. %MACRO ATV750(OrOutput1:%TEXT, OrOutput2:%TEXT, OrNode:%TEXT, EnableFuse:%SF,
  634.        TRegNode1:%TEXT, OutPin:%TEXT, InFuse:%FF, TNode:%TEXT, S0:%SF);
  635. %CASE %S0+2, %S0+1, %S0
  636.    0:
  637.      OR(OrOutput1, OrOutput2, L41; OrNode; 20,20,20,20);
  638.     %IF %EnableFuse..%EnableFuse+83 = 1 %THEN
  639.      INV(TRegNode1; OutPin; 0,0,0,0);
  640.     %ELSE
  641.      ITSB(TRegNode1, %InFuse; OutPin; 40,40,40,40,40,40,40,40);
  642.     %END;
  643.   |1:
  644.      OR(OrOutput1, OrOutput2, L41; OrNode; 20,20,20,20);
  645.     %IF %EnableFuse..%EnableFuse+83 = 1 %THEN
  646.      NOR(OrOutput1, OrOutput2; OutPin; 40,40,40,40);
  647.     %ELSE
  648.      NOR(OrOutput1, OrOutput2; TNode; 40,40,40,40);
  649.      TSB(TNode, %InFuse; OutPin; 40,40,40,40,40,40,40,40);
  650.     %END;
  651.   |2:
  652.     OR(OrOutput1, L41; OrNode; 20,20,20,20);
  653.     %IF %EnableFuse..%EnableFuse+83 = 1 %THEN
  654.      INV(TRegNode1; OutPin; 0,0,0,0);
  655.     %ELSE
  656.      ITSB(TRegNode1, %InFuse; OutPin; 40,40,40,40,40,40,40,40);
  657.     %END;
  658.   |3:
  659.     OR(OrOutput1, L41; OrNode; 20,20,20,20);
  660.     %IF %EnableFuse..%EnableFuse+83 = 1 %THEN
  661.      INV(OrOutput1; OutPin; 40,40,40,40);
  662.     %ELSE
  663.      INV(OrOutput1; TNode; 40,40,40,40);
  664.      TSB(TNode, %InFuse; OutPin; 40,40,40,40,40,40,40,40);
  665.     %END;
  666.   |4:
  667.      OR(OrOutput1, OrOutput2, L41; OrNode; 20,20,20,20);
  668.     %IF %EnableFuse..%EnableFuse+83 = 1 %THEN
  669.      BUF(TRegNode1; OutPin; 0,0,0,0);
  670.     %ELSE
  671.      TSB(TRegNode1, %InFuse; OutPin; 40,40,40,40,40,40,40,40);
  672.     %END;
  673.   |5:
  674.      OR(OrOutput1, OrOutput2, L41; OrNode; 20,20,20,20);
  675.     %IF %EnableFuse..%EnableFuse+83 = 1 %THEN
  676.      OR(OrOutput1, OrOutput2; OutPin; 40,40,40,40);
  677.     %ELSE
  678.      OR(OrOutput1, OrOutput2; TNode; 40,40,40,40);
  679.      TSB(TNode, %InFuse; OutPin; 40,40,40,40,40,40,40,40);
  680.     %END;
  681.   |6:
  682.     OR(OrOutput1, L41; OrNode; 20,20,20,20);
  683.     %IF %EnableFuse..%EnableFuse+83 = 1 %THEN
  684.      BUF(TRegNode1; OutPin; 0,0,0,0);
  685.     %ELSE
  686.      TSB(TRegNode1, %InFuse; OutPin; 40,40,40,40,40,40,40,40);
  687.     %END;
  688.   |7:
  689.     OR(OrOutput1, L41; OrNode; 20,20,20,20);
  690.     %IF %EnableFuse..%EnableFuse+83 = 1 %THEN
  691.      BUF(OrOutput1; OutPin; 40,40,40,40);
  692.     %ELSE
  693.      BUF(OrOutput1; TNode; 40,40,40,40);
  694.      TSB(TNode, %InFuse; OutPin; 40,40,40,40,40,40,40,40);
  695.     %END;
  696.   %END;
  697. %MACEND;
  698.  
  699. LAND(%FF14280; L41);
  700.  
  701. LOR4(%FF00,L1, L11);
  702. LOR5(%FF1092,L2, L12);
  703. LOR6(%FF2352,L3, L13);
  704. LOR7(%FF3780,L4, L14);
  705. LOR8(%FF5376,L5, L15);
  706. LOR8(%FF7140,L6, L16);
  707. LOR7(%FF8904,L7, L17);
  708. LOR6(%FF10500,L8, L18);
  709. LOR5(%FF11928,L9, L19);
  710. LOR4(%FF13188,L10, L20);
  711.  
  712. RegisterFeedBack(%FF756, %FF840, N21, N31, %FF672, %FF924, L21, L31, N41,
  713. L11, N51, N61, N2, N1);
  714. RegisterFeedBack(%FF2016, %FF2100, N22, N32, %FF1932, %FF2184, L22, L32, N42,
  715. L12, N52, N62, N4, N3);
  716. RegisterFeedBack(%FF3444, %FF3528, N23, N33, %FF3380, %FF3812, L23, L33, N43,
  717. L13, N53, N63, N6, N5);
  718. RegisterFeedBack(%FF5040, %FF5124, N24, N34, %FF4956, %FF5208, L24, L34, N44,
  719. L14, N54, N64, N8, N7);
  720. RegisterFeedBack(%FF6804, %FF6888, N25, N35, %FF6720, %FF6972, L25, L35, N45,
  721. L15, N55, N65, N10, N9);
  722. RegisterFeedBack(%FF8588, %FF8652, N26, N36, %FF8484, %FF8736, L26, L36, N46,
  723. L16, N56, N66, N12, N11);
  724. RegisterFeedBack(%FF10164, %FF10248, N27, N37, %FF10080, %FF10332, L27, L37, N47,
  725. L17, N57, N67, N14, N13);
  726. RegisterFeedBack(%FF11592, %FF11676, N28, N38, %FF11508, %FF11760, L28, L38, N48,
  727. L18, N58, N68, N16, N15);
  728. RegisterFeedBack(%FF12852, %FF12936, N29, N39, %FF12768, %FF13020, L29, L39, N49,
  729. L19, N59, N69, N18, N17);
  730. RegisterFeedBack(%FF13944, %FF14028, N30, N40, %FF13860, %FF14112, L30, L40, N50,
  731. L20, N60, N70, N20, N19);
  732.  
  733. ATV750(L1, L11, N41, %SF1008, N51, P23, %FF1008, N71, %SF14364);
  734. ATV750(L2, L12, N42, %SF2268, N52, P22, %FF2268, N72, %SF14367);
  735. ATV750(L3, L13, N43, %SF3696, N53, P21, %FF3696, N73, %SF14370);
  736. ATV750(L4, L14, N44, %SF5292, N54, P20, %FF5292, N74, %SF14373);
  737. ATV750(L5, L15, N45, %SF7056, N55, P19, %FF7056, N75, %SF14376);
  738. ATV750(L6, L16, N46, %SF8820, N56, P18, %FF8820, N76, %SF14379);
  739. ATV750(L7, L17, N47, %SF10416, N57, P17, %FF10416, N77, %SF14382);
  740. ATV750(L8, L18, N48, %SF11844, N58, P16, %FF11844, N78, %SF14385);
  741. ATV750(L9, L19, N49, %SF13104, N59, P15, %FF13104, N79, %SF14388);
  742. ATV750(L10, L20, N50, %SF14196, N60, P14, %FF14196, N80, %SF14391);
  743.  
  744. %EndModel
  745.