home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1993 #3 / NN_1993_3.iso / spool / comp / sys / dec / 7118 < prev    next >
Encoding:
Internet Message Format  |  1993-01-25  |  4.1 KB

  1. Path: sparky!uunet!gatech!usenet.ins.cwru.edu!agate!forney.berkeley.edu!jbuck
  2. From: jbuck@forney.berkeley.edu (Joe Buck)
  3. Newsgroups: comp.sys.dec
  4. Subject: Re: "Are DSP Chips Obsolete?" (was re: Alpha fft performance)
  5. Date: 26 Jan 1993 00:12:20 GMT
  6. Organization: U. C. Berkeley
  7. Lines: 73
  8. Message-ID: <1k1vl4$d7r@agate.berkeley.edu>
  9. References: <1993Jan21.172924.1979@rdg.dec.com> <1jn4dn$lbf@agate.berkeley.edu> <77543@apple.apple.COM>
  10. NNTP-Posting-Host: forney.berkeley.edu
  11.  
  12.  
  13. In article <1jn4dn$lbf@agate.berkeley.edu> jbuck@forney.berkeley.edu writes:
  14. >>If you're after getting the job done with products that are available
  15. >>today, contact Motorola, Texas Instruments, Analog Devices, or any of
  16. >>a half dozen other companies who understand the DSP market and don't
  17. >>go around publishing poorly conceived papers like "Are DSP Chips Obsolete?".
  18.  
  19. In article <77543@apple.apple.COM> malcolm@Apple.COM (Malcolm Slaney)
  20. writes:
  21. >I think you're being a bit harsh on the paper.  It's hard to argue with their
  22. >numbers.
  23.  
  24. Perhaps, since you're not following up my original post, it's not clear
  25. what I am arguing with.
  26.  
  27. If someone asks me whether they should add a board with a DSP on it to
  28. make their workstation a better number cruncher, the answer is "probably
  29. not -- better to do the math in your RISC CPU -- it's just as fast most
  30. of the time."  In this narrow sense I agree with the paper.
  31.  
  32. >I think that the DEC paper shows two things.  1) You don't have to use a DSP
  33. >chip to get fast multiplies any more and 2) as SGI and NeXT have discovered,
  34. >DSP chips don't have much work to do in a workstation.
  35.  
  36. I agree with both of these (although with the second one to a limited
  37. extent: if the workstation has an attached modem, that modem has either
  38. a DSP or an ASIC that has a DSP core to do the modem algorithm).
  39.  
  40. The problem with the paper starts with the title and goes on from there.
  41. The authors made no attempt to determine what DSP chips are currently
  42. being used for.  Do you really think that NeXT was a major consumer of
  43. Motorola 56000's (or that similar applications were)?  They are mainly
  44. used in embedded real-time applications.  The authors make a number of
  45. blatantly wrong statements about such applications (some of the ones
  46. about modems were particularly embarrassing).
  47.  
  48. >Is there anything inherently power hungry and expensive on the current 
  49. >RISC chips?  The RISC chips that I'm familiar with do 64 and 80 bit IEEE
  50. >floating point.  That's one item that embedded RISC chips can do away with.
  51. >Virtual memory support is another.  Are caches that much more power hungry
  52. >than large on-chip memory?  What else is left?  A 32 bit IEEE floating point
  53. >multiply has to be the same cost.
  54.  
  55. Here's the deal: if you plan to do a paper saying "Are XYZ's obsolete?"
  56. it serves you well to do a marketing survey to find out just what XYZ's
  57. are used for in industry, and also to find out a bit about exactly what
  58. distinguishes XYZ's from whatever you propose to replace them with.
  59.  
  60. Imbedded DSP applications don't have virtual memory; they don't have cache
  61. (well, some have small instruction caches); they often have very tight
  62. memory requirements (say, 8K-64K for the whole system).  In a number
  63. of the largest volume applications, "low power" means the whole thing
  64. (CPU, memory, A/D, D/A, etc) is all on one chip.  The cost tradeoffs
  65. are very different, meaning that the optimal instruction set is different;
  66. a load-store architecture isn't the best choice when the algorithm is more
  67. heavily memory-bound.  The bottleneck in most DSP algorithms is not how
  68. fast a multiply is.  It is a memory bottleneck: moving large amounts of
  69. data through the CPU.  As a result, most modern DSPs can do three memory
  70. operations at the same time to separate memory banks, each on a separate
  71. address bus.
  72.  
  73. >Still hoping that someday I don't have to program my DSP algorithms in 
  74. >assembly language....
  75.  
  76. I agree -- even C/C++ is too low-level.  I'd rather draw a dataflow
  77. graph and have it automatically partitioned among several processors
  78. to optimize throughput and minimize interprocessor communication cost.
  79. We're (the Ptolemy group at UCB) working on it...
  80.  
  81.  
  82.  
  83. --
  84. Joe Buck    jbuck@ohm.berkeley.edu
  85.