home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #31 / NN_1992_31.iso / spool / comp / sys / amiga / hardware / 22045 < prev    next >
Encoding:
Internet Message Format  |  1992-12-24  |  2.4 KB
  1. Path: sparky!uunet!spool.mu.edu!umn.edu!msus1.msus.edu!msus1.msus.edu!news
  2. Newsgroups: comp.sys.amiga.hardware
  3. Subject: Re: Data/Instruction Cache & BURST modes on 68030? Why/when?
  4. Message-ID: <1992Dec24.121011.1955@msus1.msus.edu>
  5. From: lkoop@TIGGER.STCLOUD.MSUS.EDU (LaMonte Koop)
  6. Date: 24 Dec 92 12:10:10 -0600
  7. Reply-To: lkoop@TIGGER.STCLOUD.MSUS.EDU
  8. References: <hellerS.724958427@batman> <72192@cup.portal.com>,<smcgerty.725067816@unix1.tcd.ie>
  9. Organization: SCS GP/Engineering Cluster
  10. Nntp-Posting-Host: tigger.stcloud.msus.edu
  11. Lines: 37
  12.  
  13. In article <smcgerty.725067816@unix1.tcd.ie>, smcgerty@unix1.tcd.ie (Stephen John McGerty) writes:
  14. >In <72192@cup.portal.com> Tony-Preston@cup.portal.com (ANTHONY FRANCIS PRESTON) writes:
  15. >>Data cache is an area of memory(varies in size with different processors,
  16. >>generally, more is better) that the cpu saves data that might be used over
  17. >>again.
  18. >> 
  19. >>Instruction cache is similar, but instead of data, it caches instructions that
  20. >>the cpu executes.  
  21. >> 
  22. >>Burst mode is a memory access where the memory can send to the CPU 
  23. >>several long words of data.  This happens faster than if each long
  24. >>word was a separate access. 
  25. >> 
  26. >>The 68020 has a single cache for data and instructions,
  27. >
  28. >Nope. The 68020 has a 256 byte instruction cache. No data can be
  29. >stored there. 
  30. >
  31. >>There are no such things as stupid, dumb, or ignorant questions, just
  32. >>stupid, dumb, or ignorant people that will not ask questions.
  33. >
  34. >With this in mind, why is it that Motorola have seperate instruction
  35. >and data caches? On the i486 there is a single 8k cache used for
  36. >both instructions and data. On the M68040, there is one 4k cache
  37. >for data, and another 4k cache for instructions. Which is better?
  38.  
  39.     Well, there are several advantages to a seperated arrangment.  A major one
  40. is that it opens the way for the CPU to be able to access both caches 
  41. simultaneously, therefor reducing access latency to the caches.  This is not
  42. possible on a unified cache arrangement.  In general, the 80x86 cache
  43. organization is not as advanced as that found on other platforms.
  44.  
  45.                  ----------------------------------------
  46.            LaMonte Koop -- SCSU Electrical/Computer Engineering
  47.  Internet: lkoop@tigger.stcloud.msus.edu -OR- f00012@kanga.stcloud.msus.edu
  48.               "You mean you want MORE lights on this thing???"
  49.  ---------------------------------------------------------------------------
  50.