home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #31 / NN_1992_31.iso / spool / comp / sys / amiga / hardware / 22012 < prev    next >
Encoding:
Internet Message Format  |  1992-12-23  |  1.5 KB
  1. Path: sparky!uunet!portal!cup.portal.com!Tony-Preston
  2. From: Tony-Preston@cup.portal.com (ANTHONY FRANCIS PRESTON)
  3. Newsgroups: comp.sys.amiga.hardware
  4. Subject: Re: Data/Instruction Cache & BURST modes on 68030? Why/when?
  5. Message-ID: <72292@cup.portal.com>
  6. Date: Wed, 23 Dec 92 11:28:15 PST
  7. Organization: The Portal System (TM)
  8. References: <hellerS.724958427@batman> <72192@cup.portal.com>
  9.   <smcgerty.725067816@unix1.tcd.ie>
  10. Lines: 16
  11.  
  12. It is simple.  if you have both data and instructions in the same
  13. cache, you have both data and instructions bumping each other in
  14. the same cache.  The net result is you can have an instruction that
  15. is replaced by data and a data item that is replaced by instruction
  16. that you would cause a lose of a hit on the cache.  Cache obeys a
  17. square law that says to double the hit rate, you need to quadurple the
  18. cache size(4 times as much cache to get twice the hit rate).  By going
  19. to an 8K cache, you have double the cache size, but have twice the
  20. amount of access to it.  By having 2 separate caches, you get almost the
  21. same performance, but don't have data and instructions hitting of the
  22. same cache locations.  What I mean is If a data item caches to location
  23. 0 in the cache and the instruction also does, the motorola way will be
  24. faster.  Otherwise they will be the same speed.  If the instruction mix
  25. is spread of 4K or less, motorola will be the same speed, if over 8K the
  26. intell way may be faster.  In general, I think the motorola way will pay
  27. off with slightly faster operation over all.   This is just an opinion.
  28.