home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #27 / NN_1992_27.iso / spool / sci / electron / 19258 < prev    next >
Encoding:
Internet Message Format  |  1992-11-20  |  1.1 KB
  1. Path: sparky!uunet!dtix!oasys!gallant
  2. From: gallant@oasys.dt.navy.mil (Robert Gallant)
  3. Newsgroups: sci.electronics
  4. Subject: Help with J-K Flip Flop
  5. Message-ID: <27715@oasys.dt.navy.mil>
  6. Date: 20 Nov 92 13:25:02 GMT
  7. Reply-To: gallant@oasys.dt.navy.mil (Robert Gallant)
  8. Organization: Carderock Division, NSWC, Bethesda, MD
  9. Lines: 32
  10.  
  11. Does anyone know the pin assignments to configure a 4027 dual J K flip
  12. flop to be a divide by 3.
  13.  
  14. I have a diagram from a 1980 Radio Shack book but it does not seem to
  15. work correctly. (but their circuit for div. by 2 or 4 do work).
  16.  
  17. Here's what they have for a divide by 3:
  18.  
  19. pin 1    out(Q2)
  20. pin 2    to pin 10 (q2 to J1)
  21. pin 3    to pin 13 to input (clock inputs)
  22. pin 4    ground (R2)
  23. pin 5    to pin 14 (K2 to q1)
  24. pin 6    to pin 15 (J2 to Q1)
  25. pin 7    ground (S2)
  26. pin 8    ground (ground)
  27. pin 9    ground (S1)
  28. pin 10   [see pin 2]
  29. pin 11   V+ (K1)
  30. pin 12   ground (R1)
  31. pin 13   [see pin 3]
  32. pin 14   [see pin 5]
  33. pin 15   [see pin 6]
  34. pin 16   V+ (supply)
  35.  
  36. Note: q is the Q with a bar over it.
  37.  
  38. Does this look correct?
  39.  
  40. Thanks alot
  41. Rob
  42. gallant@oasys.dt.navy.mil
  43.