home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #27 / NN_1992_27.iso / spool / comp / arch / 10975 < prev    next >
Encoding:
Internet Message Format  |  1992-11-20  |  2.8 KB
  1. Path: sparky!uunet!zaphod.mps.ohio-state.edu!sdd.hp.com!cs.utexas.edu!rutgers!igor.rutgers.edu!zodiac.rutgers.edu!leichter
  2. From: leichter@zodiac.rutgers.edu
  3. Newsgroups: comp.arch
  4. Subject: Re: Registerless processor
  5. Message-ID: <1992Nov20.184610.1@zodiac.rutgers.edu>
  6. Date: 20 Nov 92 23:46:10 GMT
  7. References: <1992Nov13.181654.11692@fcom.cc.utah.edu> <BxxwAq.G8C@xrtll.uucp> <DERAADT.92Nov19231103@newt.newt.cuc.ab.ca>
  8. Sender: news@igor.rutgers.edu
  9. Organization: Rutgers University Department of Computer Science
  10. Lines: 50
  11. Nntp-Posting-Host: pisces.rutgers.edu
  12.  
  13. In article <DERAADT.92Nov19231103@newt.newt.cuc.ab.ca>, deraadt@newt.cuc.ab.ca
  14. (Theo de Raadt) writes:
  15. | In article <BxxwAq.G8C@xrtll.uucp> rsnider@xrtll.uucp (Richard Snider)
  16. | writes:
  17. |    The PDP-10 could fall into this classification without too much arguing.
  18. |    It had its set of 16 general purpose registers defined simply as the
  19. |    first 16 locations in memory.  Naturally, they implemented the the
  20. | 
  21. | PDP11 registers map into the memory address space as well.
  22.  
  23. No; this is false.  The registers are NOT in the memory address space in the
  24. sense you are talking about.
  25.  
  26. On SOME PDP-11 models, it was possible to access the registers via addresses
  27. in the I/O page.  I/O page addresses do not correspond to "memory", and it is
  28. quite reasonable to have some of them "loop back" into the processor,
  29. providing access to internal processor state.  That's just what happened in
  30. this case.  Access to the registers via I/O space could be slow, was cumber-
  31. some, and was in general restricted to OS code (since normal user code could
  32. not be given access to I/O page addresses - that would give it complete
  33. control over every device in the system.)
  34.  
  35. |                                 There are two
  36. | banks of 8 registers, though which can be accessed depends on a bits in
  37. | the status register.
  38.  
  39. As far as I know, no PDP-11 ever built had TWO banks of registers.  The
  40. machines that had multiple banks had THREE of them, one each for user,
  41. supervisor, and kernel modes.  (The earliest machines, if I remember right,
  42. didn't even implement two modes of operation.  The machines that implemented
  43. multiple banks were late enough to also implement the three modes.
  44.  
  45. Even the earliest multi-mode machines, however, had separate stack pointers
  46. for the two modes.  The stack pointer was in a register (R6).
  47.  
  48. | 
  49. | I wonder how this was implimented? I guess that in the early PDP11's the
  50. | registers did not exist at all.
  51.  
  52. You guess dead wrong.
  53.  
  54. |                  But certainly they must have fixed that
  55. | in later versions. Was it possible to run programs out of the registers
  56. | on a newer PDP11?
  57.  
  58. Running programs out of I/O space was generally unsupported, and that's where
  59. the registers appeared.  It MIGHT work, though I'd guess not.  If it DID work,
  60. it would be slower than running from real memory.
  61.  
  62.                             -- Jerry
  63.