home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #27 / NN_1992_27.iso / spool / comp / arch / 10931 < prev    next >
Encoding:
Text File  |  1992-11-19  |  2.0 KB  |  42 lines
  1. Newsgroups: comp.arch
  2. Path: sparky!uunet!sun-barr!cs.utexas.edu!zaphod.mps.ohio-state.edu!sdd.hp.com!ux1.cso.uiuc.edu!csrd.uiuc.edu!s11.csrd.uiuc.edu!grout
  3. From: grout@s11.csrd.uiuc.edu (John R. Grout)
  4. Subject: Re: Registerless processor
  5. Message-ID: <1992Nov19.203057.16369@csrd.uiuc.edu>
  6. Sender: news@csrd.uiuc.edu
  7. Reply-To: j-grout@uiuc.edu
  8. Organization: UIUC Center for Supercomputing Research and Development
  9. References: <1992Nov13.181654.11692@fcom.cc.utah.edu> <BxxwAq.G8C@xrtll.uucp>
  10. Date: Thu, 19 Nov 92 20:30:57 GMT
  11. Lines: 29
  12.  
  13. rsnider@xrtll.uucp (Richard Snider) writes:
  14.  
  15. >The PDP-10 could fall into this classification without too much arguing.
  16. >It had its set of 16 general purpose registers defined simply as the
  17. >first 16 locations in memory.  Naturally, they implemented the the
  18. >"registers" as logic (register files) rather than core (in the first
  19. >ones).  The secret way to get your program to run really fast in
  20. >a tight loop was to load it into the registers (up to 16 instructions)
  21. >and then jump to one of the registers......
  22.  
  23. "Fast memory" (accumulators as logic) was optional on the PDP-6 (a PDP-10
  24. predecessor) and perhaps the KA10 also (I'm sure most KA10's did have it).
  25. Moving code into fast memory was useful on the -10 (and -6) processors without
  26. cache; MACRO-10 supported the practice by allowing sections of code to be
  27. relocated (by the linker) for residence in fast memory (but the user had to
  28. BLock Transfer (BLT) the code into fast memory and jump to it).  On PDP-10
  29. processors with cache (the KL10 and KS10), it was better to keep tight loops
  30. out of fast memory.
  31.  
  32. Sadly, the dual use of locations 0-17 as accumulators and memory helped doom
  33. the -10 ISA... it created a potential data hazard between instructions using
  34. an accumulator and any instruction which might be referencing that accumulator
  35. as memory...  this made it very difficult to pipeline or micropipeline (even
  36. worse than the VAX).
  37.  
  38. --
  39. John R. Grout                        j-grout@uiuc.edu
  40. University of Illinois, Urbana-Champaign
  41. Center for Supercomputing Research and Development
  42.