home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #27 / NN_1992_27.iso / spool / comp / arch / 10854 < prev    next >
Encoding:
Text File  |  1992-11-17  |  2.2 KB  |  46 lines
  1. Newsgroups: comp.arch
  2. Path: sparky!uunet!usc!sdd.hp.com!spool.mu.edu!darwin.sura.net!bogus.sura.net!pandora.pix.com!stripes
  3. From: stripes@pix.com (Josh Osborne)
  4. Subject: Re: IBM Clock-tripled 486
  5. Message-ID: <Bxw6tK.KMM@pix.com>
  6. Sender: news@pix.com (The News Subsystem)
  7. Nntp-Posting-Host: pandora.pix.com
  8. Organization: Pix Technologies -- The company with no adult supervision
  9. References: <1e937lINNq50@gap.caltech.edu>
  10. Date: Wed, 18 Nov 1992 03:24:56 GMT
  11. Lines: 33
  12.  
  13. In article <1e937lINNq50@gap.caltech.edu> rrm@ssdp.caltech.edu writes:
  14. >So, I understand that IBM announced a clock-tripled (33MHz/99MHz) version
  15. >of the 486 (a DX3?) at Comdex.  Can anyone in the know at IBM (or Intel)
  16. >comment further on this?  IBM supposedly designed this chip under their
  17. >existing licensing agreement with Intel.
  18.  
  19. The only 486 CPU that I know of that IBM announced is a 486SXL, which is
  20. a clock dubled 486 in a 386SX pinout (for the portable market).  Even
  21. with it's extra large cache it seems a tad bit silly to me (the clock).
  22.  
  23. >                                          If I understand that agreement
  24. >properly, IBM has 6 months to exclusively do their thing with it before
  25. >Intel can provide their own version to the masses.  Is that correct?
  26.  
  27. I don't know, but if it is it would give IBM a price advantage even after
  28. the first 6months...  (on their PCs)
  29.  
  30. >Also, what kind of incremental/marginal gain is there to clock tripling?
  31. >Does this chip have extra cache to compensate for the additional I/O burden?
  32.  
  33. I would assume they have at least as much cache as their 486SXL, but I
  34. don't know.  Even if it has NO extra cache the tripled clock would help
  35. a great deal on floating point ops.  How much more on-chip cache would
  36. it need to signifagntly effect the integer speed (assuming most of the
  37. int instructions are the one cycle kind...)?  And if IBM can make
  38. a 486 run at 99Mhz what could they have done with a SPARC/MIPS/generic
  39. RISC CPU?
  40. -- 
  41.            stripes@pix.com              "Security for Unix is like
  42.       Josh_Osborne@Real_World,The          Multitasking for MS-DOS"
  43.       "The dyslexic porgramer"                  - Kevin Lockwood
  44. We all agree on the necessity of compromise.  We just can't agree on
  45. when it's necessary to compromise.       - Larry Wall
  46.