home *** CD-ROM | disk | FTP | other *** search
/ PC World 2001 August / PCWorld_2001-08_cd.bin / Software / TemaCD / wpcredit / wpcre12a.exe / 80867191.PCR < prev    next >
Text File  |  1999-07-25  |  4KB  |  109 lines
  1. PCR(PCI Configration Registers) Editor / WPCREDIT for WIN32
  2. Copyright (c) 1998  H.Oda!
  3.  
  4. [COMMENT]=Author Shohei Uchikawa
  5. [MODEL]=440BX AGPset
  6. [VID]=8086:Intel
  7. [DID]=7191:PCI to PCI Bridge
  8.  
  9. (00)=Vendor Identification
  10. (01)=Vendor Identification
  11. (02)=Device Identification
  12. (03)=Device Identification
  13.  
  14. [04:7]=Address/Data Stepping    0=hardwired to 0
  15. [04:6]=Parity Error Enable      0=hardwired to 0
  16. [04:5]=Reserved
  17. [04:4]=Memory Write/Invalidate  (Not applicable)
  18. [04:3]=Special Cycle Enable     (Not applicable)
  19. [04:2]=Bus Master Enable        (Not applicable)
  20. [04:1]=Memory Access Enable     (Not applicable)
  21. [04:0]=I/O Access Enable        (Not applicable)
  22.  
  23. [05:1]=Fast Back-to-Back        0=hardwired to 0
  24. [05:0]=SERR# Enable             1=enable  0=disable
  25.  
  26. [06:7]=Fast Back-to-Back        0=hardwired to 0
  27. [06:6]=Reserved
  28. [06:5]=66/60 MHz Capability     1=hardwired to 1
  29.  
  30. [07:7]=Detected Parity Error    0=hardwired to 0
  31. [07:6}=Reserved
  32. [07:5]=Received Master Abort Sts0=hardwired to 0
  33. [07:4]=Received Target Abort Sts0=hardwired to 0
  34. [07:3]=Signaled Target Abort Sts0=hardwired to 0
  35. [07:2]=DEVSEL# Timing[1:0]      01 = Medium. (hardwired)
  36. [07:1]=(Same as bit2)
  37. [07:0]=Data Parity Detected     0=hardwired to 0
  38.  
  39. (08)=Revision Identification  Stepping Number
  40. (0A)=Sub-Class Code           04h=Host Bridge
  41. (0B)=Base Class Code          06h=Bridge device
  42.  
  43. [0D:7]=Master Latency Timer     [4:0] (Not applicable)
  44. [0D:6]=(Same as top)
  45. [0D:5]=(Same as top)
  46. [0D:4]=(Same as top)
  47. [0D:3]=(Same as top)
  48. (0E)=Header Type              01h=hardwired to 01h
  49. (18)=Primary Bus Number       00h=hardwired to 00h
  50. [19]=Secondary Bus Number(AGP)Programmable, default 00h
  51. [1A]=Subordinate Bus Number   Programmable
  52. [1B:7]=Secondary Master Latency MLT Counter [5:0]
  53. [1B:6]=(Same as top)            defaults to 00000h
  54. [1B:5]=(Same as top)
  55. [1B:4]=(Same as top)
  56. [1B:3]=(Same as top)
  57. [1C:7]=I/O Base Address         defaults Fh
  58. [1C:6]=(Same as top)
  59. [1C:5]=(Same as top)
  60. [1C:4]=(Same as top)
  61. [1D:7]=I/O Limit Address        defaults 0h
  62. [1D:6]=(Same as top)
  63. [1D:5]=(Same as top)
  64. [1D:4]=(Same as top)
  65.  
  66. [1E:7]=Fast Back-to-Back        1=hardwired to 1
  67. [1E:6]=Reserved
  68. [1E:5]=66/60MHz Capability      1=Hardwired to 1.
  69.  
  70. [1F:7]=Detected Parity Error    1=detects in AGP bus trans
  71. [1F:6]=Received System Error    1=82443BX asserted SERR#
  72. [1F:5]=Received Master Abort    Status 1=abort happened
  73. [1F:4]=Received Target Abort    Status 1=abort happened
  74. [1F:3}=Signaled Target Abort    Status 0=hardwired to 0
  75. [1F:2]=DEVSEL# Timing [1:0]     01 = Medium. (hardwired)
  76. [1F:1]=(Same as bit2)
  77. [1F:0]=Data Parity Detected     0=hardwired to 0
  78.  
  79. [20:7]=Memory Base Address[3:0] defaults Fh
  80. [20:6]=(Same as top)
  81. [20:5]=(Same as top)
  82. [20:4]=(Same as top)
  83. [21]=Memory Base Address[11:4]defaults Fh
  84. [22:7]=Memory Limit Address[3:0]defaults 0h
  85. [22:6]=(Same as top)
  86. [22:5]=(Same as top)
  87. [22:4]=(Same as top)
  88. [23]=Memory Limit Addr[11:4]  defaults 0h
  89.  
  90. [24:7]=Prefetchable MBase[3:0]  defaults Fh
  91. [24:6]=(Same as top)
  92. [24:5]=(Same as top)
  93. [24:4]=(Same as top)
  94. [25]=Prefetchable MBase[11:4] defaults Fh
  95. [26:7]=Prefetchable MLimit[3:0] defaults 0h
  96. [26:6]=(Same as top)
  97. [26:5]=(Same as top)
  98. [26:4]=(Same as top)
  99. [27]=Prefetchable MLimit[11:4]defaults 0h
  100.  
  101. [3E:7]=Fast Back to Back Enable 1=hardwired to 1
  102. [3E:6]=Secondary Bus Reset      0=hardwired to 0
  103. [3E:5]=Master Abort Mode        (Not applicable)
  104. [3E:4]=Reserved
  105. [3E:3]=VGA Enable               1=enable defaults 0
  106. [3E:2]=ISA Enable               1=enable defaults 0
  107. [3E:1]=Reserved
  108. [3E:0]=PE Response Enable       1=enable
  109.