home *** CD-ROM | disk | FTP | other *** search
/ PC World 2001 August / PCWorld_2001-08_cd.bin / Software / TemaCD / wpcredit / wpcre12a.exe / 80862418.PCR < prev    next >
Text File  |  1999-07-25  |  2KB  |  72 lines
  1. PCR(PCI Configration Registers) Editor / WPCREDIT for WIN32
  2. Copyright (c) 1998  H.Oda!
  3.  
  4. [COMMENT]=Author Toshihiko Suzuki
  5. [MODEL]=i810 82801AA
  6. [VID]=8086:Intel
  7. [DID]=2418:Hub Interface to PCI Bridge
  8.  
  9. (00)=Vendor Identification
  10. (01)=Vendor Identification
  11. (02)=Device Identification
  12. (03)=Device Identification
  13.  
  14. [04:7]=Wait Cycle Control       RO
  15. [04:6]=Parity Error Response    1=enable  0=disable
  16. [04:5]=VGA Palette Snoop        RO
  17. [04:4]=PMWE                     RO
  18. [04:3]=Special Cycle Enable     RO
  19. [04:2]=Bus Master Enable        1=enable  0=disable
  20. [04:1]=Memory Space Enable      RW
  21. [04:0]=I/O Space Enable         RW
  22.  
  23. [05:1]Fast Back to Back Enable  RO
  24. [05:0]=SERR# Enable             RW
  25.  
  26.  
  27. [06:7]=Fast Back-to-Back        RO
  28. [06:6]=User Definable Features  RO
  29. [06:5]=66 MHz Capable           RO
  30.  
  31. [07:7]=Detected Parity Error    1=enable  0=disable
  32. [07:6}=Received System Error    1=enable  0=disable
  33. [07:5]=Received Master Abort    1=enable  0=disable
  34. [07:4]=Received Target Abort    1=enable  0=disable
  35. [07:3]=Signaled Target Abort    1=enable  0=disable
  36. [07:2]=DEVSEL# Timing Status    RO
  37. [07:1]=(Same as bit2)           RO
  38. [07:0]=Data Parity Error Dtc    RO
  39.  
  40. [1E:7]=Fast Back-to-Back        RO
  41. [1E:6]=User Definable Features  RO
  42. [1E:5]=66 MHz Capable           RO
  43.  
  44. [1F:7]=Detected Parity Error    1=enable 0=disable
  45. [1F:6]=Received System Error    1=enable 0=disable
  46. [1F:5]=Received Master Abort    1=enable 0=disable
  47. [1F:4]=Received Target Abort    1=enable 0=disable
  48. [1F:3}=Signaled Target Abort    RO
  49. [1F:2]=DEVSEL# Timing Status    RO
  50. [1F:1]=(Same as bit2)           RO
  51. [1F:0]=Data Parity Error Dtc    1=enable 0=disable
  52.  
  53.  
  54. [3E:7]=Fast Back to Back Enable RO
  55. [3E:6]=Secondary Bus Reset      RO
  56. [3E:5]=Master Abort Mode        RW
  57. [3E:3]=VGA Enable               1=enable 0=disable
  58. [3E:2]=ISA Enable               1=enable 0=disable
  59. [3E:1]=SERR# Enable             1=enable 0=disable
  60. [3E:0]=Parity Error Response    1=enable 0=disable
  61.  
  62. [50:1]=32-Clock Retry Enable    1=enable 0=disable
  63.  
  64. [51:2]=HP_PCI_EN                1=enable 0=disable
  65. [51:1]=Hole Enable (15MB-16MB)  1=enable 0=disable
  66.  
  67. [90:2]=Receiving Target Abort   1=enable 0=disable
  68. [90:1]=DelayedTransactionTO     1=enable 0=disable
  69.  
  70. [92:2]=Received Target Abort    1=enable 0=disable
  71. [92:1]=DelayedTransactionTO     1=enable 0=disable
  72.