home *** CD-ROM | disk | FTP | other *** search
/ Liren Large Software Subsidy 15 / 15.iso / s / s078 / 1.img / WGTTL.PLD < prev   
Encoding:
CUPL PLD Program format  |  1991-12-08  |  1.7 KB  |  60 lines
  1. Name      Wgttl;
  2. Partno    P9000183;
  3. Date      03/14/85;
  4. Revision  02;
  5. Designer  Osann;
  6. Company   ATI;
  7. Assembly  PC Memory;
  8. Location  U106;
  9.  
  10. /********************************************************/
  11. /* This device generates chip select signals for one    */
  12. /* 8Kx8 ROM and two 2Kx8 static RAMs.  It also drives   */
  13. /* the system READY line to insert a wait-state of at   */
  14. /* least one CPU clock for ROM accesses.                */
  15. /********************************************************/
  16. /** Allowable Target Device Types : PAL16R4, 82S155    **/
  17. /********************************************************/
  18. /**  Inputs  **/
  19.  
  20. PIN 1        = cpu_clk   ;    /* CPU clock              */
  21. PIN [2..6]   = [a15..11] ;    /* CPU Address Bus        */
  22. PIN [7,8]    = ![memw,memr] ; /* Memory Data Strobes    */
  23. PIN 9        = reset     ;    /* System Reset           */
  24. PIN 11       = !oe       ;    /* Output Enable          */
  25.  
  26. /**  Outputs  **/
  27.  
  28. PIN 19       = !rom_cs   ;     /* ROM Chip Select       */
  29. PIN 18       = ready     ;     /* CPU ready signal      */
  30. PIN 15       = wait1     ;     /* Start Wait State      */
  31. PIN 14       = wait2     ;     /* End Wait State        */
  32. PIN [13,12]  = ![ram_cs1..0] ; /* RAM Chip Selects      */
  33.  
  34. /** Declarations and Intermediate Variable Definitions **/
  35.  
  36. a = !(!memw) # !(!memr) ;
  37. b = !a15 & !a14 ;
  38. c = !a13 ;
  39. d = !a12 & !a11 ;
  40. e = !a11 ;
  41. f = !a12 & !e ;
  42. g = !(!rom_cs # reset) ;
  43. h = !(!memr) ;
  44.  
  45. /**  Logic Equations  **/
  46.  
  47. !rom_cs = !(h & b & c) ;
  48.  
  49. !ram_cs0 = !(a & b & a13 & d) ;
  50.  
  51. !ram_cs1 = !(a & b & a13 & f) ;
  52.  
  53. wait1.d = g ;
  54.  
  55. wait2.d = wait1 & g ;
  56.  
  57. ready.oe = !(!(h & b & c)) ;
  58.  
  59. ready = wait2 ;
  60.