home *** CD-ROM | disk | FTP | other *** search
/ Liren Large Software Subsidy 13 / 13.iso / p / p078 / 5.img / VLIB.PLB / ACT.DSF < prev    next >
Encoding:
Text File  |  1990-12-04  |  25.1 KB  |  781 lines
  1. (***************************************************************************)
  2. (*                                                                         *)
  3. (*                         Copyright (C) 1987-1990                         *)
  4. (*                      by Gogesch Micro Systems, INC.                     *)
  5. (*                                                                         *)
  6. (*                           All rights reserved.                          *)
  7. (*                                                                         *)
  8. (***************************************************************************)
  9.  
  10.  
  11. ;The following is the ACT library.
  12. ;
  13. ;Unless otherwise specified the delays for the ACT family were
  14. ;taken from the 1987 Fairchild Advanced CMOS Technology Logic Data Book.
  15. ;
  16. ;Unless otherwise stated the delays for the following parts are -
  17. ;Tplh and Tphl for 15pf and 50 pf respectively.
  18. ;
  19. ;Unless otherwise stated, the delays for the 15pf case are extrapolated
  20. ;using 21pf/ns.
  21. ;
  22. ;Unless otherwise stated, delays for flip flops taken from the Fairchild
  23. ;databook have the following exceptions to the databook -
  24. ;The delays for minimum low level clock was extrapolated -
  25. ;period - clock high = clock low.
  26. ;
  27. :74ACT00            TTL    14
  28.    NAND(P1,P2;P3;8,6,10,8);
  29.    NAND(P4,P5;P6;8,6,10,8);
  30.    NAND(P10,P9;P8;8,6,10,8);
  31.    NAND(P13,P12;P11;8,6,10,8);
  32. %
  33. ;Data for the following device was taken from 1987 RCA Advanced CMOS
  34. ;Logic ICs
  35. :74ACT02            TTL    14
  36.    NOR(P2,P3;P1;10,10,12,12);
  37.    NOR(P5,P6;P4;10,10,12,12);
  38.    NOR(P8,P9;P10;10,10,12,12);
  39.    NOR(P11,P12;P13;10,10,12,12);
  40. %
  41. ;Data for the following device was taken from 1987 RCA Advanced CMOS
  42. ;Logic ICs
  43. :74ACT04            TTL    14
  44.    INV(P1;P2;7,7,9,9);
  45.    INV(P3;P4;7,7,9,9);
  46.    INV(P5;P6;7,7,9,9);
  47.    INV(P9;P8;7,7,9,9);
  48.    INV(P11;P10;7,7,9,9);
  49.    INV(P13;P12;7,7,9,9);
  50. %
  51. ;Data for the following device was taken from 1987 RCA Advanced CMOS
  52. ;Logic ICs
  53. :74ACT32            TTL    14
  54.    OR(P1,P2;P3;10,10,12,12);
  55.    OR(P4,P5;P6;10,10,12,12);
  56.    OR(P10,P9;P8;10,10,12,12);
  57.    OR(P12,P13;P11;10,10,12,12);
  58. %
  59. :74ACT74            TTL    14
  60.    DFFPC(P2,P3,P4,P1;P5,P6;11,10,4,1,6,6,9,10,6,0,13,12,4,1,6,6,11,12,6,0);
  61.    DFFPC(P12,P11,P10,P13;P9,P8;11,10,4,1,6,6,9,10,6,0,13,12,4,1,6,6,11,12,6,0);
  62. %
  63. ;Data for the following device was taken from 1987 RCA Advanced CMOS
  64. ;Logic ICs
  65. :74ACT86            TTL    14
  66.    XOR(P1,P2;P3;13,13,15,15);
  67.    XOR(P4,P5;P6;13,13,15,15);
  68.    XOR(P10,P9;P8;13,13,15,15);
  69.    XOR(P13,P12;P11;13,13,15,15);
  70. %
  71. :74ACT109        TTL    16
  72.    LINV(P3;L1);
  73.    LINV(P13;L2);
  74.    JKFFPC(P2,L1,P4,P5,P1;P6,P7;11,10,3,2,6,6,9,10,6,0,13,12,3,2,6,6,11,12,6,0);
  75.    JKFFPC(P14,L2,P12,P11,P15;P10,P9;11,10,3,2,6,6,9,10,6,0,13,12,3,2,6,6,11,12,6,0);
  76. %
  77. ;Delays are modeled for Select to output and Enable to output
  78. ;for Low to High going and High to Low going signals.
  79. :74ACT138            TTL    16
  80.    BUF(P1;N1;5,5,7,7);
  81.    BUF(P2;N2;5,5,7,7);
  82.    BUF(P3;N3;5,5,7,7);
  83.    INV(P1;N4;5,5,7,7);
  84.    INV(P2;N5;5,5,7,7);
  85.    INV(P3;N6;5,5,7,7);
  86.    BUF(P6;N7;5,6,7,8);
  87.    NOR(P4,P5;N8;6,6,8,8);
  88.    LAND(N7,N8;L1);
  89.    NAND(N4,N5,N6,L1;P15;5,5,5,5);
  90.    NAND(N1,N5,N6,L1;P14;5,5,5,5);
  91.    NAND(N4,N2,N6,L1;P13;5,5,5,5);
  92.    NAND(N1,N2,N6,L1;P12;5,5,5,5);
  93.    NAND(N4,N5,N3,L1;P11;5,5,5,5);
  94.    NAND(N1,N5,N3,L1;P10;5,5,5,5);
  95.    NAND(N4,N2,N3,L1;P9;5,5,5,5);
  96.    NAND(N1,N2,N3,L1;P7;5,5,5,5);
  97. %
  98. ;Delays are modeled for Select to Output for Low to High
  99. ;and High to Low going signals.
  100. :74ACT139            TTL    16
  101.    INV(P1;N1;4,4,6,6);
  102.    BUF(P2;N2;3,4,5,6);
  103.    BUF(P3;N3;3,4,5,6);
  104.    INV(P2;N4;3,4,5,6);
  105.    INV(P3;N5;3,4,5,6);
  106.    INV(P15;N6;4,4,6,6);
  107.    BUF(P14;N7;3,4,5,6);
  108.    BUF(P13;N8;3,4,5,6);
  109.    INV(P14;N9;3,4,5,6);
  110.    INV(P13;N10;3,4,5,6);
  111.    NAND(N4,N5,N1;P4;5,5,5,5);
  112.    NAND(N2,N5,N1;P5;5,5,5,5);
  113.    NAND(N4,N3,N1;P6;5,5,5,5);
  114.    NAND(N2,N3,N1;P7;5,5,5,5);
  115.    NAND(N9,N10,N6;P12;5,5,5,5);
  116.    NAND(N10,N7,N6;P11;5,5,5,5);
  117.    NAND(N9,N8,N6;P10;5,5,5,5);
  118.    NAND(N7,N8,N6;P9;5,5,5,5);
  119. %
  120. :74ACT151   TTL  16
  121.    INV(P11;N1;4,4,4,4);
  122.    INV(P10;N2;4,4,4,4);
  123.    INV(P9;N3;4,4,4,4);
  124.    INV(P7;N4;2,2,2,2);
  125.    BUF(P7;N5;2,3,2,3);
  126.    LINV(N1;L2);
  127.    LINV(N2;L3);
  128.    LINV(N3;L4);
  129.    AND(P4,N1,N2,N3;N6;5,6,5,6);
  130.    AND(P3,L2,N2,N3;N7;5,6,5,6);
  131.    AND(P2,N1,L3,N3;N8;5,6,5,6);
  132.    AND(P1,L2,L3,N3;N9;5,6,5,6);
  133.    AND(P15,L4,N1,N2;N10;5,6,5,6);
  134.    AND(P14,L4,L2,N2;N11;5,6,5,6);
  135.    AND(P13,L4,N1,L3;N12;5,6,5,6);
  136.    AND(P12,L4,L2,L3;N13;5,6,5,6);
  137.    LOR(N6,N7,N8,N9,N10,N11,N12,N13;L5);
  138.    LINV(L5;L6);
  139.    AND(L5,N4;P5;6,6,8,8);
  140.    OR(L6,N5;P6;6,6,8,8);
  141. %
  142. :74ACT153   TTL  16
  143.    INV(P1;N1;2,0,2,0);
  144.    INV(P15;N2;2,0,2,0);
  145.    INV(P2;N3;3,3,3,3);
  146.    INV(P14;N4;3,3,3,3);
  147.    LINV(N3;L1);
  148.    LINV(N4;L2);
  149.    LAND(N1,N3,N4,P6;L3);
  150.    LAND(N1,N3,L2,P5;L4);
  151.    LAND(N1,L1,N4,P4;L5);
  152.    LAND(N1,L1,L2,P3;L6);
  153.    LAND(P10,N3,N4,N2;L7);
  154.    LAND(P11,N3,L2,N2;L8);
  155.    LAND(P12,L1,N4,N2;L9);
  156.    LAND(P13,L1,L2,N2;L10);
  157.    OR(L3,L4,L5,L6;P7;9,9,11,11);
  158.    OR(L7,L8,L9,L10;P9;9,9,11,11);
  159. %
  160. ;Delays are modeled for Data to Output, Strobe to Output, and Select to
  161. ;Output for Low to High and High to Low going signals.
  162. :74ACT157            TTL    16
  163.    INV(P1;N1;2,1,2,1);
  164.    INV(P15;N2;3,0,3,0);
  165.    LINV(N1;L1);
  166.    LAND(P2,N1,N2;L2);
  167.    LAND(P3,L1,N2;L3);
  168.    LAND(P5,N1,N2;L4);
  169.    LAND(P6,L1,N2;L5);
  170.    LAND(P11,N1,N2;L6);
  171.    LAND(P10,L1,N2;L7);
  172.    LAND(P14,N1,N2;L8);
  173.    LAND(P13,L1,N2;L9);
  174.    OR(L2,L3;P4;7,7,9,9);
  175.    OR(L4,L5;P7;7,7,9,9);
  176.    OR(L6,L7;P9;7,7,9,9);
  177.    OR(L8,L9;P12;7,7,9,9);
  178. %
  179. ;Delays are modeled for Data to Output, Strobe to Output, and Select to
  180. ;Output for Low to High and High to Low going signals.
  181. :74ACT158            TTL    16
  182.    INV(P1;N1;2,2,2,2);
  183.    INV(P15;N2;3,2,3,2);
  184.    LINV(N1;L1);
  185.    LAND(P2,N1,N2;L2);
  186.    LAND(P3,L1,N2;L3);
  187.    LAND(P5,N1,N2;L4);
  188.    LAND(P6,L1,N2;L5);
  189.    LAND(P11,N1,N2;L6);
  190.    LAND(P10,L1,N2;L7);
  191.    LAND(P14,N1,N2;L8);
  192.    LAND(P13,L1,N2;L9);
  193.    NOR(L2,L3;P4;7,6,9,8);
  194.    NOR(L4,L5;P7;7,6,9,8);
  195.    NOR(L6,L7;P9;7,6,9,8);
  196.    NOR(L8,L9;P12;7,6,9,8);
  197. %
  198. :74ACT161  TTL  16
  199.    AND(P7,P9,P10;N1;0,0,0,0);
  200.    AND(N3,N4,N5,N6;N2;0,0,0,0);
  201.    AND(P10,N2;P15;8,9,10,11);
  202.    LINV(P9;L1);
  203.    LAND(P9,N3;L2);
  204.    LXOR(L2,N1;L3);
  205.    LAND(L1,P3;L4);
  206.    LOR(L3,L4;L5);
  207.    LAND(P9,N4;L6);
  208.    LAND(N1,N3;L7);
  209.    LXOR(L6,L7;L8);
  210.    LAND(L1,P4;L9)
  211.    LOR(L8,L9;L10);
  212.    LAND(P9,N5;L11);
  213.    LAND(N1,N3,N4;L12);
  214.    LXOR(L11,L12;L13);
  215.    LAND(L1,P5;L14);
  216.    LOR(L13,L14;L15);
  217.    LAND(P9,N6;L16);
  218.    LAND(N1,N3,N4,N5;L17);
  219.    LXOR(L16,L17;L18);
  220.    LAND(L1,P6;L19);
  221.    LOR(L18,L19;L20);
  222.    DQFFC(L5,P2,P1;N3;3,3,12,0,4,6,2,2,8,1,3,3,12,0,4,6,2,2,8,1);
  223.    DQFFC(L10,P2,P1;N4;3,3,12,0,4,6,2,2,8,1,3,3,12,0,4,6,2,2,8,1);
  224.    DQFFC(L15,P2,P1;N5;3,3,12,0,4,6,2,2,8,1,3,3,12,0,4,6,2,2,8,1);
  225.    DQFFC(L20,P2,P1;N6;3,3,12,0,4,6,2,2,8,1,3,3,12,0,4,6,2,2,8,1);
  226.    BUF(N3;P14;6,7,8,9);
  227.    BUF(N4;P13;6,7,8,9);
  228.    BUF(N5;P12;6,7,8,9);
  229.    BUF(N6;P11;6,7,8,9);
  230. %
  231. :74ACT163  TTL  16
  232.    NAND(P7,P9,P10;N1;0,0,0,0);
  233.    INV(P9;N2;0,0,0,0);
  234.    INV(P1;N3;0,0,0,0);
  235.    LNOR(N1,N3;L1);
  236.    LNOR(P9,N3;L2);
  237.    LNOR(N2,N3;L3);
  238.    AND(N5,N6,N7,N8;N4;0,0,0,0);
  239.    AND(P10,N4;P15;9,9,11,11);
  240.    LAND(L3,N5;L4);
  241.    LXOR(L4,L1;L5);
  242.    LAND(L2,P3;L6);
  243.    LOR(L5,L6;L7);
  244.    LAND(L3,N6;L8);
  245.    LAND(L1,N5;L9);
  246.    LXOR(L8,L9;L10);
  247.    LAND(L2,P4;L11)
  248.    LOR(L10,L11;L12);
  249.    LAND(L3,N7;L13);
  250.    LAND(L1,N5,N6;L14);
  251.    LXOR(L13,L14;L15);
  252.    LAND(L2,P5;L16);
  253.    LOR(L15,L16;L17);
  254.    LAND(L3,N8;L18);
  255.    LAND(L1,N5,N6,N7;L19);
  256.    LXOR(L18,L19;L20);
  257.    LAND(L2,P6;L21);
  258.    LOR(L20,L21;L22);
  259.    DQFF(L7,P2;N5;3,4,12,1,4,4,3,4,12,1,4,4);
  260.    DQFF(L12,P2;N6;3,4,12,1,4,4,3,4,12,1,4,4);
  261.    DQFF(L17,P2;N7;3,4,12,1,4,4,3,4,12,1,4,4);
  262.    DQFF(L22,P2;N8;3,4,12,1,4,4,3,4,12,1,4,4);
  263.    BUF(N5;P14;6,6,8,8);
  264.    BUF(N6;P13;6,6,8,8);
  265.    BUF(N7;P12;6,6,8,8);
  266.    BUF(N8;P11;6,6,8,8);
  267. %
  268. ;The propagation delay for low to high has been assumed to be the same as
  269. ;for high to low.  The setup time, hold time, and minimum clear width have
  270. ;been assumed to be the same for 15pf and 50pf loading.
  271. :74ACT174        TTL    16
  272.    DQFFC(P3,P9,P1;P2;10,10,2,2,4,4,9,9,4,1,12,12,2,2,4,4,11,11,4,1);
  273.    DQFFC(P4,P9,P1;P5;10,10,2,2,4,4,9,9,4,1,12,12,2,2,4,4,11,11,4,1);
  274.    DQFFC(P6,P9,P1;P7;10,10,2,2,4,4,9,9,4,1,12,12,2,2,4,4,11,11,4,1);
  275.    DQFFC(P11,P9,P1;P10;10,10,2,2,4,4,9,9,4,1,12,12,2,2,4,4,11,11,4,1);
  276.    DQFFC(P13,P9,P1;P12;10,10,2,2,4,4,9,9,4,1,12,12,2,2,4,4,11,11,4,1);
  277.    DQFFC(P14,P9,P1;P15;10,10,2,2,4,4,9,9,4,1,12,12,2,2,4,4,11,11,4,1);
  278. %
  279. ;The delays for setup time, hold time, width of clear, and the minimum
  280. ;removal time from preset/clear to clock are assumed to be the same for
  281. ;15pf and 50pf loading.  The minimum clock high and clock low have been
  282. ;assumed to be 1/2 of the maximum frequency for 50pf.
  283. :74ACT175        TTL    16
  284.    DFFC(P4,P9,P1;P2,P3;9,10,3,1,4,4,9,9,4,0,11,12,3,1,4,4,11,11,4,0);
  285.    DFFC(P5,P9,P1;P7,P6;9,10,3,1,4,4,9,9,4,0,11,12,3,1,4,4,11,11,4,0);
  286.    DFFC(P12,P9,P1;P10,P11;9,10,3,1,4,4,9,9,4,0,11,12,3,1,4,4,11,11,4,0);
  287.    DFFC(P13,P9,P1;P15,P14;9,10,3,1,4,4,9,9,4,0,11,12,3,1,4,4,11,11,4,0);
  288. %
  289. ;Data was taken from RCA Advanced CMOS Logic Data Book
  290. ;Delays for U/D to RCO and Max/Min have not been modeled precisely
  291. :74ACT191   TTL  16
  292.    LINV(P5;L1);
  293.    LNOR(P5,P4;L2);
  294.    LNOR(P4,L1;L3);
  295.    LAND(L1,N4,N6,N8,N10;L4);
  296.    LAND(P5,N5,N7,N9,N11;L5);
  297.    LNAND(P15,N3;L6);
  298.    LNAND(L6,N3;L7);
  299.    LNAND(P1,N3;L8);
  300.    LNAND(L8,N3;L9);
  301.    LNAND(P10,N3;L10);
  302.    LNAND(L10,N3;L11);
  303.    LNAND(P9,N3;L12);
  304.    LNAND(L12,N3;L13);
  305.    LAND(L3,N5;L14);
  306.    LAND(N4,L2;L15);
  307.    LAND(L3,N5,N7;L16);
  308.    LAND(N4,N6,L2;L17);
  309.    LAND(L3,N5,N7,N9;L18);
  310.    LAND(N4,N6,N8,L2;L19);
  311.    LINV(P4;L20);
  312.    LOR(L14,L15;L21);
  313.    LOR(L16,L17;L22);
  314.    LOR(L18,L19;L23);
  315.    INV(P14;N1;2,2,4,4);
  316.    INV(P4;N2;3,3,5,5);
  317.    INV(P11;N3;0,0,0,0);
  318.    JKFFPC(L20,L20,P14,L6,L7;N4,N5;6,6,4,2,8,8,6,6,6,7,6,6,4,2,8,8,6,6,6,7);
  319.    JKFFPC(L21,L21,P14,L8,L9;N6,N7;6,6,4,2,8,8,6,6,6,7,6,6,4,2,8,8,6,6,6,7);
  320.    JKFFPC(L22,L22,P14,L10,L11;N8,N9;6,6,4,2,8,8,6,6,6,7,6,6,4,2,8,8,6,6,6,7);
  321.    JKFFPC(L23,L23,P14,L12,L13;N10,N11;6,6,4,2,8,8,6,6,6,7,6,6,4,2,8,8,6,6,6,7);
  322.    OR(L4,L5;P12;12,12,14,14);
  323.    NAND(N1,N2,P12;P13;8,8,8,8);
  324.    BUF(N4;P3;8,8,10,10);
  325.    BUF(N6;P2;8,8,10,10);
  326.    BUF(N8;P6;8,8,10,10);
  327.    BUF(N10;P7;8,8,10,10);
  328. %
  329. ;Data for the following device was taken from RCA
  330. ;Advanced CMOS Logic Data book.
  331. :74ACT193   TTL  16
  332.    LINV(P4;L1);
  333.    LINV(P5;L2);
  334.    LNAND(P15,N2,N1;L3);
  335.    LNAND(P1,N2,N1;L4);
  336.    LNAND(P10,N2,N1;L5);
  337.    LNAND(P9,N2,N1;L6);
  338.    LAND(L1,N8;L7);
  339.    LAND(N7,L2;L8);
  340.    LAND(L1,N8,N10;L9);
  341.    LAND(N7,N9,L2;L10);
  342.    LAND(L1,N8,N10,N12;L11);
  343.    LAND(N7,N9,N11,L2;L12);
  344.    LNAND(L3,N2;L13);
  345.    LNAND(L4,N2;L14);
  346.    LNAND(L5,N2;L15);
  347.    LNAND(L6,N2;L16);
  348.    LAND(N1,L13;L17);
  349.    LAND(N1,L14;L18);
  350.    LAND(N1,L15;L19);
  351.    LAND(N1,L16;L20);
  352.    INV(P14;N1;6,6,6,6);
  353.    INV(P11;N2;5,5,5,5);
  354.    NOR(L1,L2;N3;0,0,0,0);
  355.    NOR(L7,L8;N4;0,0,0,0);
  356.    NOR(L9,L10;N5;0,0,0,0);
  357.    NOR(L11,L12;N6;0,0,0,0);
  358.    JKFFPC(ONE,ONE,N3,L3,L17;N7,N8;10,10,5,2,8,8,3,3,8,7,10,10,5,2,8,8,3,3,8,7);
  359.    JKFFPC(ONE,ONE,N4,L4,L18;N9,N10;10,10,5,2,8,8,3,3,8,7,10,10,5,2,8,8,3,3,8,7);
  360.    JKFFPC(ONE,ONE,N5,L5,L19;N11,N12;10,10,5,2,8,8,3,3,8,7,10,10,5,2,8,8,3,3,8,7);
  361.    JKFFPC(ONE,ONE,N6,L6,L20;N13,N14;10,10,5,2,8,8,3,3,8,7,10,10,5,2,8,8,3,3,8,7);
  362.    NAND(L1,N8,N10,N12,N14;P13;16,16,18,18);
  363.    NAND(N7,N9,N11,N13,L2;P12;13,13,15,15);
  364.    BUF(N7;P3;5,5,7,7);
  365.    BUF(N9;P2;5,5,7,7);
  366.    BUF(N11;P6;5,5,7,7);
  367.    BUF(N13;P7;5,5,7,7);
  368. %
  369. ;Propagation delays and Enable/Disable times are modeled.  Propagation
  370. ;delays are for 15pf and 50pf.  the Enable/Disable times are for 50pf
  371. ;loading.
  372. :74ACT240            TTL    20
  373.    INV(P2;N1;8,7,10,9);
  374.    INV(P4;N2;8,7,10,9);
  375.    INV(P6;N3;8,7,10,9);
  376.    INV(P8;N4;8,7,10,9);
  377.    INV(P11;N5;8,7,10,9);
  378.    INV(P13;N6;8,7,10,9);
  379.    INV(P15;N7;8,7,10,9);
  380.    INV(P17;N8;8,7,10,9);
  381.    LINV(P1;L1);
  382.    LINV(P19;L2);
  383.    TSB(N1,L1;P18;11,10,11,11,11,10,11,11);
  384.    TSB(N2,L1;P16;11,10,11,11,11,10,11,11);
  385.    TSB(N3,L1;P14;11,10,11,11,11,10,11,11);
  386.    TSB(N4,L1;P12;11,10,11,11,11,10,11,11);
  387.    TSB(N5,L2;P9;11,10,11,11,11,10,11,11);
  388.    TSB(N6,L2;P7;11,10,11,11,11,10,11,11);
  389.    TSB(N7,L2;P5;11,10,11,11,11,10,11,11);
  390.    TSB(N8,L2;P3;11,10,11,11,11,10,11,11);
  391. %
  392. ;Propagation delays for 15pf and 50pf are modeled.  Also modeled are
  393. ;Enable/Disable times for 50pf loading.
  394. :74ACT241            TTL    20
  395.    BUF(P2;N1;8,8,10,10);
  396.    BUF(P4;N2;8,8,10,10);
  397.    BUF(P6;N3;8,8,10,10);
  398.    BUF(P8;N4;8,8,10,10);
  399.    BUF(P11;N5;8,8,10,10);
  400.    BUF(P13;N6;8,8,10,10);
  401.    BUF(P15;N7;8,8,10,10);
  402.    BUF(P17;N8;8,8,10,10);
  403.    LINV(P1;L1);
  404.    TSB(N1,L1;P18;11,10,12,12,11,10,12,12);
  405.    TSB(N2,L1;P16;11,10,12,12,11,10,12,12);
  406.    TSB(N3,L1;P14;11,10,12,12,11,10,12,12);
  407.    TSB(N4,L1;P12;11,10,12,12,11,10,12,12);
  408.    TSB(N5,P19;P9;11,10,12,12,11,10,12,12);
  409.    TSB(N6,P19;P7;11,10,12,12,11,10,12,12);
  410.    TSB(N7,P19;P5;11,10,12,12,11,10,12,12);
  411.    TSB(N8,P19;P3;11,10,12,12,11,10,12,12);
  412. %
  413. ;Propagation delays and Enable/Disable times are modeled.  Propagation
  414. ;delays are for 15pf and 50pf and the Enable/Disable times are for
  415. ;50pf loading.
  416. :74ACT244            TTL    20
  417.    BUF(P2;N1;8,8,10,10);
  418.    BUF(P4;N2;8,8,10,10);
  419.    BUF(P6;N3;8,8,10,10);
  420.    BUF(P8;N4;8,8,10,10);
  421.    BUF(P11;N5;8,8,10,10);
  422.    BUF(P13;N6;8,8,10,10);
  423.    BUF(P15;N7;8,8,10,10);
  424.    BUF(P17;N8;8,8,10,10);
  425.    LINV(P1;L1);
  426.    LINV(P19;L2);
  427.    TSB(N1,L1;P18;11,10,11,11,11,10,11,11);
  428.    TSB(N2,L1;P16;11,10,11,11,11,10,11,11);
  429.    TSB(N3,L1;P14;11,10,11,11,11,10,11,11);
  430.    TSB(N4,L1;P12;11,10,11,11,11,10,11,11);
  431.    TSB(N5,L2;P9;11,10,11,11,11,10,11,11);
  432.    TSB(N6,L2;P7;11,10,11,11,11,10,11,11);
  433.    TSB(N7,L2;P5;11,10,11,11,11,10,11,11);
  434.    TSB(N8,L2;P3;11,10,11,11,11,10,11,11);
  435. %
  436. ;Propagation delays for 45pf and 150pf are modeled and Enable/Disable
  437. ;times for 45pf and 5pf are modeled.
  438. :74ACT245            TTL        20
  439.    LINV(P19;L1);
  440.    LINV(P1;L2);
  441.    LAND(P1,L1;L3);
  442.    LAND(L1,L2;L4);
  443.    BUF(P2;N1;6,7,8,9);
  444.    BUF(P3;N2;6,7,8,9);
  445.    BUF(P4;N3;6,7,8,9);
  446.    BUF(P5;N4;6,7,8,9);
  447.    BUF(P6;N5;6,7,8,9);
  448.    BUF(P7;N6;6,7,8,9);
  449.    BUF(P8;N7;6,7,8,9);
  450.    BUF(P9;N8;6,7,8,9);
  451.    BUF(P11;N9;6,7,8,9);
  452.    BUF(P12;N10;6,7,8,9);
  453.    BUF(P13;N11;6,7,8,9);
  454.    BUF(P14;N12;6,7,8,9);
  455.    BUF(P15;N13;6,7,8,9);
  456.    BUF(P16;N14;6,7,8,9);
  457.    BUF(P17;N15;6,7,8,9);
  458.    BUF(P18;N16;6,7,8,9);
  459.    TSB(N1,L3;P18;12,11,11,11,12,11,11,11);
  460.    TSB(N2,L3;P17;12,11,11,11,12,11,11,11);
  461.    TSB(N3,L3;P16;12,11,11,11,12,11,11,11);
  462.    TSB(N4,L3;P15;12,11,11,11,12,11,11,11);
  463.    TSB(N5,L3;P14;12,11,11,11,12,11,11,11);
  464.    TSB(N6,L3;P13;12,11,11,11,12,11,11,11);
  465.    TSB(N7,L3;P12;12,11,11,11,12,11,11,11);
  466.    TSB(N8,L3;P11;12,11,11,11,12,11,11,11);
  467.    TSB(N9,L4;P9;12,11,11,11,12,11,11,11);
  468.    TSB(N10,L4;P8;12,11,11,11,12,11,11,11);
  469.    TSB(N11,L4;P7;12,11,11,11,12,11,11,11);
  470.    TSB(N12,L4;P6;12,11,11,11,12,11,11,11);
  471.    TSB(N13,L4;P5;12,11,11,11,12,11,11,11);
  472.    TSB(N14,L4;P4;12,11,11,11,12,11,11,11);
  473.    TSB(N15,L4;P3;12,11,11,11,12,11,11,11);
  474.    TSB(N16,L4;P2;12,11,11,11,12,11,11,11);
  475. %
  476. ;Delays are modeled for Dx to Outputs W and Y, Select to Outputs W and Y,
  477. ;and Strobe to Outputs W and Y, for Low to High and High to Low going signals.
  478. ;All delays for this part are specified for 15pf and 50pf.
  479. :74ACT251            TTL    16
  480.    LINV(P7;L1);
  481.    INV(P11;N1;3,2,3,2);
  482.    INV(P10;N2;3,2,3,2);
  483.    INV(P9;N3;3,2,3,2);
  484.    LINV(N1;L2);
  485.    LINV(N2;L3);
  486.    LINV(N3;L4);
  487.    LAND(P4,N1,N2,N3,L1;L5);
  488.    LAND(P3,L2,N2,N3,L1;L6);
  489.    LAND(P2,N1,L3,N3,L1;L7);
  490.    LAND(P1,L2,L3,N3,L1;L8);
  491.    LAND(P15,N1,N2,L4,L1;L9);
  492.    LAND(P14,L2,N2,L4,L1;L10);
  493.    LAND(P13,N1,L3,L4,L1;L11);
  494.    LAND(P12,L2,L3,L4,L1;L12);
  495.    NOR(L5,L6,L7,L8,L9,L10,L11,L12;N4;9,10,11,12);
  496.    ITSB(N4,L1;P5;9,9,9,10,9,9,9,10);
  497.    TSB(N4,L1;P6;9,9,9,10,9,9,9,10);
  498. %
  499. ;The delays modeled for this part are - Data to Y, Select to Y, and
  500. ;Output Control to Y.  All delays for this part are modeled for 15pf
  501. ;and 50pf.   the 3-state parameters are for 50pf.
  502. :74ACT253            TTL    16
  503.    LINV(P1;L1);
  504.    LINV(P15;L4);
  505.    INV(P2;N1;2,2,2,2);
  506.    INV(P14;N2;2,2,2,2);
  507.    LINV(N1;L2);
  508.    LINV(N2;L3);
  509.    LAND(N1,N2,P6,L1;L5);
  510.    LAND(N1,P5,L3,L1;L6);
  511.    LAND(N2,P4,L2,L1;L7);
  512.    LAND(P3,L3,L2,L1;L8);
  513.    LAND(N1,N2,P10,L4;L9);
  514.    LAND(N1,P11,L3,L4;L10);
  515.    LAND(N2,P12,L2,L4;L11);
  516.    LAND(P13,L3,L2,L4;L12);
  517.    OR(L5,L6,L7,L8;N3;9,11,11,13);
  518.    OR(L9,L10,L11,L12;N4;9,11,11,13);
  519.    TSB(N3,L1;P7;9,9,9,10,9,9,9,10);
  520.    TSB(N4,L4;P9;9,9,9,10,9,9,9,10);
  521. %
  522. ;The delays modeled for this part are - propagation delay from Data to
  523. ;Output, Select to Output, Also modeled are the enable and disable times
  524. ;for the 3-state drivers.  Propagation delays are repeated for 15pf
  525. ;and 50pf.  Enable/disable times are for 50pf.
  526. :74ACT257        TTL    16
  527.    LINV(P15;L1);
  528.    INV(P1;N1;3,3,3,3);
  529.    LINV(N1;L2);
  530.    LAND(P2,N1;L3);
  531.    LAND(P3,L2;L4);
  532.    LAND(P5,N1;L5);
  533.    LAND(P6,L2;L6);
  534.    LAND(P11,N1;L7);
  535.    LAND(P10,L2;L8);
  536.    LAND(P14,N1;L9);
  537.    LAND(P13,L2;L10);
  538.    OR(L3,L4;N2;6,7,8,9);
  539.    OR(L5,L6;N3;6,7,8,9);
  540.    OR(L7,L8;N4;6,7,8,9);
  541.    OR(L9,L10;N5;6,7,8,9);
  542.    TSB(N2,L1;P4;9,9,9,10,9,9,9,10);
  543.    TSB(N3,L1;P7;9,9,9,10,9,9,9,10);
  544.    TSB(N4,L1;P9;9,9,9,10,9,9,9,10);
  545.    TSB(N5,L1;P12;9,9,9,10,9,9,9,10);
  546. %
  547. ;The delays modeled for this part are - propagation delay from Data to
  548. ;Output, Select to Output. Also modeled are the enable and disable
  549. ;time for the 3-state drivers.   Propagation delays are repeated for
  550. ;15pf and 50pf.   Enable/disable times are 50pf loading.
  551. :74ACT258            TTL    16
  552.    LINV(P15;L1);
  553.    INV(P1;N1;2,3,2,3);
  554.    LINV(N1;L2);
  555.    LAND(P2,N1;L3);
  556.    LAND(P3,L2;L4);
  557.    LAND(P5,N1;L5);
  558.    LAND(P6,L2;L6);
  559.    LAND(P11,N1;L7);
  560.    LAND(P10,L2;L8);
  561.    LAND(P14,N1;L9);
  562.    LAND(P13,L2;L10);
  563.    NOR(L3,L4;N2;8,6,10,8);
  564.    NOR(L5,L6;N3;8,6,10,8);
  565.    NOR(L7,L8;N4;8,6,10,8);
  566.    NOR(L9,L10;N5;8,6,10,8);
  567.    TSB(N2,L1;P4;10,10,9,10,10,10,9,10);
  568.    TSB(N3,L1;P7;10,10,9,10,10,10,9,10);
  569.    TSB(N4,L1;P9;10,10,9,10,10,10,9,10);
  570.    TSB(N5,L1;P12;10,10,9,10,10,10,9,10);
  571. %
  572. ;Data for the following device was taken from 1987 RCA Advanced CMOS
  573. ;Logic ICs
  574. :74ACT280  TTL  14
  575.    LXOR(P8,P9,P10,P11,P12,P13,P1,P2,P4;L1);
  576.    INV(L1;P5;20,20,22,22);
  577.    BUF(L1;P6;20,20,22,22);
  578. %
  579. ;Data for the following device was taken from 1987 RCA Advanced CMOS
  580. ;Logic ICs
  581. :74ACT283   TTL  16
  582.    LINV(P7;L23);
  583.    LNOR(P5,P6;L24);
  584.    LNAND(P5,P6;L25);
  585.    LNOR(P2,P3;L26);
  586.    LNAND(P2,P3;L27);
  587.    LNOR(P14,P15;L28);
  588.    LNAND(P14,P15;L29);
  589.    LNOR(P11,P12;L30);
  590.    LNAND(P11,P12;L31);
  591.    LINV(L23;L1);
  592.    LINV(L24;L2);
  593.    LAND(L2,L25;L3);
  594.    LAND(L23,L25;L4);
  595.    LINV(L26;L5);
  596.    LAND(L5,L27;L6);
  597.    LAND(L23,L25,L27;L7);
  598.    LAND(L27,L24;L8);
  599.    LINV(L28;L9);
  600.    LAND(L9,L29;L10);
  601.    LAND(L23,L25,L27,L29;L11);
  602.    LAND(L27,L29,L24;L12);
  603.    LAND(L29,L26;L13);
  604.    LINV(L30;L14);
  605.    LAND(L14,L31;L15);
  606.    LAND(L23,L25,L27,L29,L31;L16);
  607.    LAND(L27,L29,L31,L24;L17);
  608.    LAND(L29,L31,L26;L18);
  609.    LAND(L31,L28;L19);
  610.    LNOR(L4,L24;L20);
  611.    LNOR(L7,L8,L26;L21);
  612.    LNOR(L11,L13,L12,L28;L22);
  613.    XOR(L1,L3;P4;16,16,18,18);
  614.    XOR(L20,L6;P1;16,16,18,18);
  615.    XOR(L21,L10;P13;16,16,18,18);
  616.    XOR(L22,L15;P10;16,16,18,18);
  617.    NOR(L16,L17,L18,L19,L30;P9;16,16,18,18);
  618. %
  619. :74ACT373   TTL  20
  620.    LINV(P1;L1);
  621.    DLATCH(P3,P11;N1;10,10,10,10,8,1,8,12,12,12,12,8,1,8);
  622.    DLATCH(P4,P11;N2;10,10,10,10,8,1,8,12,12,12,12,8,1,8);
  623.    DLATCH(P7,P11;N3;10,10,10,10,8,1,8,12,12,12,12,8,1,8);
  624.    DLATCH(P8,P11;N4;10,10,10,10,8,1,8,12,12,12,12,8,1,8);
  625.    DLATCH(P13,P11;N5;10,10,10,10,8,1,8,12,12,12,12,8,1,8);
  626.    DLATCH(P14,P11;N6;10,10,10,10,8,1,8,12,12,12,12,8,1,8);
  627.    DLATCH(P17,P11;N7;10,10,10,10,8,1,8,12,12,12,12,8,1,8);
  628.    DLATCH(P18,P11;N8;10,10,10,10,8,1,8,12,12,12,12,8,1,8);
  629.    TSB(N1,L1;P2;11,11,10,13,11,11,10,13);
  630.    TSB(N2,L1;P5;11,11,10,13,11,11,10,13);
  631.    TSB(N3,L1;P6;11,11,10,13,11,11,10,13);
  632.    TSB(N4,L1;P9;11,11,10,13,11,11,10,13);
  633.    TSB(N5,L1;P12;11,11,10,13,11,11,10,13);
  634.    TSB(N6,L1;P15;11,11,10,13,11,11,10,13);
  635.    TSB(N7,L1;P16;11,11,10,13,11,11,10,13);
  636.    TSB(N8,L1;P19;11,11,10,13,11,11,10,13);
  637. %
  638. ;The Propagation delays modeled are as follows - Delay form Clock to Q,
  639. ;set up and hold time, and the minimum pulse width of the clock.  These
  640. ;delays are repeated for 15pf and 50pf.  The Enable/Disable time for
  641. ;the 3-state drivers are also modeled for 50pf.
  642. :74ACT374            TTL    20
  643.    LINV(P1;L1);
  644.    DQFF(P3,P11;N1;10,9,6,2,5,5,12,11,6,2,5,5);
  645.    DQFF(P4,P11;N2;10,9,6,2,5,5,12,11,6,2,5,5);
  646.    DQFF(P7,P11;N3;10,9,6,2,5,5,12,11,6,2,5,5);
  647.    DQFF(P8,P11;N4;10,9,6,2,5,5,12,11,6,2,5,5);
  648.    DQFF(P13,P11;N5;10,9,6,2,5,5,12,11,6,2,5,5);
  649.    DQFF(P14,P11;N6;10,9,6,2,5,5,12,11,6,2,5,5);
  650.    DQFF(P17,P11;N7;10,9,6,2,5,5,12,11,6,2,5,5);
  651.    DQFF(P18,P11;N8;10,9,6,2,5,5,12,11,6,2,5,5);
  652.    TSB(N1,L1;P2;11,11,10,13,11,11,10,13);
  653.    TSB(N2,L1;P5;11,11,10,13,11,11,10,13);
  654.    TSB(N3,L1;P6;11,11,10,13,11,11,10,13);
  655.    TSB(N4,L1;P9;11,11,10,13,11,11,10,13);
  656.    TSB(N5,L1;P12;11,11,10,13,11,11,10,13);
  657.    TSB(N6,L1;P15;11,11,10,13,11,11,10,13);
  658.    TSB(N7,L1;P16;11,11,10,13,11,11,10,13);
  659.    TSB(N8,L1;P19;11,11,10,13,11,11,10,13);
  660. %
  661. ;Data for the following device was taken from 1987 RCA Advanced CMOS
  662. ;Logic ICs
  663. :74ACT533   TTL  20
  664.    LINV(P1;L1);
  665.    DLATCH(P3,P11;N1;11,11,13,13,2,3,6,13,13,15,15,2,3,6);
  666.    DLATCH(P4,P11;N2;11,11,13,13,2,3,6,13,13,15,15,2,3,6);
  667.    DLATCH(P7,P11;N3;11,11,13,13,2,3,6,13,13,15,15,2,3,6);
  668.    DLATCH(P8,P11;N4;11,11,13,13,2,3,6,13,13,15,15,2,3,6);
  669.    DLATCH(P13,P11;N5;11,11,13,13,2,3,6,13,13,15,15,2,3,6);
  670.    DLATCH(P14,P11;N6;11,11,13,13,2,3,6,13,13,15,15,2,3,6);
  671.    DLATCH(P17,P11;N7;11,11,13,13,2,3,6,13,13,15,15,2,3,6);
  672.    DLATCH(P18,P11;N8;11,11,13,13,2,3,6,13,13,15,15,2,3,6);
  673.    ITSB(N1,L1;P2;15,15,15,15,15,15,15,15);
  674.    ITSB(N2,L1;P5;15,15,15,15,15,15,15,15);
  675.    ITSB(N3,L1;P6;15,15,15,15,15,15,15,15);
  676.    ITSB(N4,L1;P9;15,15,15,15,15,15,15,15);
  677.    ITSB(N5,L1;P12;15,15,15,15,15,15,15,15);
  678.    ITSB(N6,L1;P15;15,15,15,15,15,15,15,15);
  679.    ITSB(N7,L1;P16;15,15,15,15,15,15,15,15);
  680.    ITSB(N8,L1;P19;15,15,15,15,15,15,15,15);
  681. %
  682. ;Data for the following device was taken from
  683. ;Fairchild ACT Fact Sheets.
  684. :74ACT534            TTL    20
  685.    LINV(P1;L1);
  686.    DQFF(P3,P11;N1;10,11,4,2,4,4,12,13,4,2,4,4);
  687.    DQFF(P4,P11;N2;10,11,4,2,4,4,12,13,4,2,4,4);
  688.    DQFF(P7,P11;N3;10,11,4,2,4,4,12,13,4,2,4,4);
  689.    DQFF(P8,P11;N4;10,11,4,2,4,4,12,13,4,2,4,4);
  690.    DQFF(P13,P11;N5;10,11,4,2,4,4,12,13,4,2,4,4);
  691.    DQFF(P14,P11;N6;10,11,4,2,4,4,12,13,4,2,4,4);
  692.    DQFF(P17,P11;N7;10,11,4,2,4,4,12,13,4,2,4,4);
  693.    DQFF(P18,P11;N8;10,11,4,2,4,4,12,13,4,2,4,4);
  694.    ITSB(N1,L1;P2;12,13,11,14,12,13,11,14);
  695.    ITSB(N2,L1;P5;12,13,11,14,12,13,11,14);
  696.    ITSB(N3,L1;P6;12,13,11,14,12,13,11,14);
  697.    ITSB(N4,L1;P9;12,13,11,14,12,13,11,14);
  698.    ITSB(N5,L1;P12;12,13,11,14,12,13,11,14);
  699.    ITSB(N6,L1;P15;12,13,11,14,12,13,11,14);
  700.    ITSB(N7,L1;P16;12,13,11,14,12,13,11,14);
  701.    ITSB(N8,L1;P19;12,13,11,14,12,13,11,14);
  702. %
  703. ;Data for the following device was taken from 1987 RCA Advanced CMOS
  704. ;Logic ICs
  705. :74ACT540   TTL 20
  706.    LNOR(P1,P19;L1);
  707.    INV(P2;N1;7,7,9,9);
  708.    INV(P3;N2;7,7,9,9);
  709.    INV(P4;N3;7,7,9,9);
  710.    INV(P5;N4;7,7,9,9);
  711.    INV(P6;N5;7,7,9,9);
  712.    INV(P7;N6;7,7,9,9);
  713.    INV(P8;N7;7,7,9,9);
  714.    INV(P9;N8;7,7,9,9);
  715.    TSB(N1,L1;P18;15,15,15,15,15,15,15,15);
  716.    TSB(N2,L1;P17;15,15,15,15,15,15,15,15);
  717.    TSB(N3,L1;P16;15,15,15,15,15,15,15,15);
  718.    TSB(N4,L1;P15;15,15,15,15,15,15,15,15);
  719.    TSB(N5,L1;P14;15,15,15,15,15,15,15,15);
  720.    TSB(N6,L1;P13;15,15,15,15,15,15,15,15);
  721.    TSB(N7,L1;P12;15,15,15,15,15,15,15,15);
  722.    TSB(N8,L1;P11;15,15,15,15,15,15,15,15);
  723. %
  724. ;Data for the following device was taken from 1987 RCA Advanced CMOS
  725. ;Logic ICs
  726. :74ACT541   TTL  20
  727.    LNOR(P1,P19;L1);
  728.    BUF(P2;N1;9,9,11,11);
  729.    BUF(P3;N2;9,9,11,11);
  730.    BUF(P4;N3;9,9,11,11);
  731.    BUF(P5;N4;9,9,11,11);
  732.    BUF(P6;N5;9,9,11,11);
  733.    BUF(P7;N6;9,9,11,11);
  734.    BUF(P8;N7;9,9,11,11);
  735.    BUF(P9;N8;9,9,11,11);
  736.    TSB(N1,L1;P18;15,15,15,15,15,15,15,15);
  737.    TSB(N2,L1;P17;15,15,15,15,15,15,15,15);
  738.    TSB(N3,L1;P16;15,15,15,15,15,15,15,15);
  739.    TSB(N4,L1;P15;15,15,15,15,15,15,15,15);
  740.    TSB(N5,L1;P14;15,15,15,15,15,15,15,15);
  741.    TSB(N6,L1;P13;15,15,15,15,15,15,15,15);
  742.    TSB(N7,L1;P12;15,15,15,15,15,15,15,15);
  743.    TSB(N8,L1;P11;15,15,15,15,15,15,15,15);
  744. %
  745. ;Data for the following device was taken from 1987 RCA Advanced CMOS
  746. ;Logic ICs
  747. :74ACT623            TTL    20
  748.    LINV(P19;L1);
  749.    BUF(P2;N1;9,9,11,11);
  750.    BUF(P3;N2;9,9,11,11);
  751.    BUF(P4;N3;9,9,11,11);
  752.    BUF(P5;N4;9,9,11,11);
  753.    BUF(P6;N5;9,9,11,11);
  754.    BUF(P7;N6;9,9,11,11);
  755.    BUF(P8;N7;9,9,11,11);
  756.    BUF(P9;N8;9,9,11,11);
  757.    BUF(P11;N9;9,9,11,11);
  758.    BUF(P12;N10;9,9,11,11);
  759.    BUF(P13;N11;9,9,11,11)
  760.    BUF(P14;N12;9,9,11,11)
  761.    BUF(P15;N13;9,9,11,11)
  762.    BUF(P16;N14;9,9,11,11)
  763.    BUF(P17;N15;9,9,11,11)
  764.    BUF(P18;N16;9,9,11,11)
  765.    TSB(N1,P1;P18;14,14,14,14,14,14,14,14);
  766.    TSB(N2,P1;P17;14,14,14,14,14,14,14,14);
  767.    TSB(N3,P1;P16;14,14,14,14,14,14,14,14);
  768.    TSB(N4,P1;P15;14,14,14,14,14,14,14,14);
  769.    TSB(N5,P1;P14;14,14,14,14,14,14,14,14);
  770.    TSB(N6,P1;P13;14,14,14,14,14,14,14,14);
  771.    TSB(N7,P1;P12;14,14,14,14,14,14,14,14);
  772.    TSB(N8,P1;P11;14,14,14,14,14,14,14,14);
  773.    TSB(N9,L1;P9;14,14,14,14,14,14,14,14);
  774.    TSB(N10,L1;P8;14,14,14,14,14,14,14,14);
  775.    TSB(N11,L1;P7;14,14,14,14,14,14,14,14);
  776.    TSB(N12,L1;P6;14,14,14,14,14,14,14,14);
  777.    TSB(N13,L1;P5;14,14,14,14,14,14,14,14);
  778.    TSB(N14,L1;P4;14,14,14,14,14,14,14,14);
  779.    TSB(N15,L1;P3;14,14,14,14,14,14,14,14);
  780.    TSB(N16,L1;P2;14,14,14,14,14,14,14,14);
  781. %