home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1993 #3 / NN_1993_3.iso / spool / sci / electron / 23445 < prev    next >
Encoding:
Internet Message Format  |  1993-01-27  |  1.2 KB
  1. Path: sparky!uunet!comp.vuw.ac.nz!zephyr.grace.cri.nz!zephyr.grace.cri.nz!usenet
  2. From: srgxnbs@grace.cri.nz
  3. Newsgroups: sci.electronics
  4. Subject: RE: Counter
  5. Date: Thu, 28 Jan 93 02:52:52 GMT
  6. Organization: Industrial Research Ltd., New Zealand.
  7. Lines: 21
  8. Message-ID: <1ka67oINN348@zephyr.grace.cri.nz>
  9. References: ,<qmX1XB1w165w@sys6626.bison.mb.ca>
  10. NNTP-Posting-Host: grv.grace.cri.nz
  11.  
  12. >From: flux@sys6626.bison.mb.ca (John Kamchen)
  13. >Subj: Counter
  14. >Date: 27 Jan 93 07:07:13 GMT
  15. >
  16. >I'm using a great chip from Avesem, a Video Genlock PLL chip, and I need
  17. >to design a counter that counts to 1818, then resets back to zero (with 
  18. >some kinda \RCO when it hits 1818).
  19. >I've looked through all my TTL data books, and nothing really strikes me
  20. >as being 'right' for this application.
  21. >The input clock pulse is 28mhz, so that rules out CMOS parts.
  22. >Any ideas?  I've got two kick-ass projects I can use this chip in, and
  23. >I can't do anything untill I figure out a counter.
  24. > 
  25. >-John
  26. >SSE BBS (204)589-1078 v32bis AmiTronics- MEGS of 'em
  27.  
  28. isn't there a standard TTL/LSTTL divide by 12 counter comprising a
  29. /2 and /6 stages? If so use the /6 stage to reduce your 28MHz to 4.667 
  30. MHz
  31. and then use a CMOS counter suitably decoded to divide by 303 ...?
  32. Bruce
  33.