home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1993 #3 / NN_1993_3.iso / spool / comp / unix / bsd / 11938 < prev    next >
Encoding:
Internet Message Format  |  1993-01-28  |  2.5 KB
  1. Xref: sparky comp.unix.bsd:11938 comp.sys.ibm.pc.hardware:37455
  2. Path: sparky!uunet!ferkel.ucsb.edu!taco!gatech!swrinde!cs.utexas.edu!sun-barr!news2me.EBay.Sun.COM!exodus.Eng.Sun.COM!sun!amdcad!dvorak.amd.com!tdbear
  3. From: tdbear@dvorak.amd.com (Thomas D. Barrett)
  4. Newsgroups: comp.unix.bsd,comp.sys.ibm.pc.hardware
  5. Subject: Re: Vesa Local Bus and Companies (please read)
  6. Message-ID: <1993Jan27.191330.4938@dvorak.amd.com>
  7. Date: 27 Jan 93 19:13:30 GMT
  8. References: <1993Jan26.220906.26671@netcom.com> <1993Jan27.044856.15406@wam.umd.edu> <1993Jan27.050642.15880@wam.umd.edu>
  9. Organization: Advanced Micro Devices, Inc.; Austin, Texas
  10. Lines: 36
  11.  
  12. In article <1993Jan27.050642.15880@wam.umd.edu> tictac@wam.umd.edu (Shake it to the Left) writes:
  13. >Then WHY does [deleted] sell 486/DX50's claming to have
  14. >3 VLB slots in them? 
  15.  
  16. Although they may have a true 50MHz CPU, they might operate the rest
  17. of the system at 25MHz.  You will have to ask them what the clock rate
  18. is on the vl-bus.
  19.  
  20. The rules are that only certified VL-Bus systems have a special VESA
  21. VL-Bus compliance label.  The compliance testing requirements are just
  22. being finalized and will soon be off to the mags and the various
  23. compliance labs.  If a company is not on the committee, then they will
  24. most likely have to be certified by an independent lab.  Those on the
  25. committee *might* be permitted to self-certify.
  26.  
  27. Only 33MHz and less systems can have 3 physical slots.  Right off the
  28. bat these are in violation UNLESS they are buffered (probably not).
  29.  
  30. I was amazed that some companies are offering so-called VL-Bus
  31. compatible machines with well over 200pF of UNLOADED capacitance on
  32. the Bus.  These companies generally just take a chip vendor's demo
  33. platform and stamp out massive units.  Unfortunately, these demo
  34. platforms typically do not conform to any intelligent design
  35. parameters.  One that I looked at recently (the over 200pF one) had
  36. the two banks of SRAM, the 8 SIMM modules, and the 3 local bus slots
  37. all on the motherboard.  The SRAM and DRAM alone put the recommeded
  38. bus capacitance at the limit.  Naturally, adding buffers to the DRAM
  39. would have required an extra waitstate or faster DRAM.  But, if I had
  40. such a system that would be a whole lots better than having parity
  41. errors (assuming you have parity).
  42.  
  43. -- 
  44. |Tom Barrett (TDBear), Sr. Engineer|tom.barrett@amd.com|v:512-462-6856 |
  45. |AMD PCD MS-520 | 5900 E. Ben White|Austin, TX  78741  |f:512-462-5155 |
  46. |"No is yes, And we're all free" ---Tracy Chapman, "Why?"              |
  47. |My views are my own and may not be the same as the company of origin  |
  48.