home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1993 #3 / NN_1993_3.iso / spool / comp / sys / acorn / tech / 1394 < prev    next >
Encoding:
Internet Message Format  |  1993-01-23  |  2.9 KB
  1. Path: sparky!uunet!pipex!warwick!uknet!rook.ukc.ac.uk!eagle.ukc.ac.uk!spt1
  2. From: spt1@ukc.ac.uk (S.P.Thomas)
  3. Newsgroups: comp.sys.acorn.tech
  4. Subject: Re: ARM risc speed?
  5. Message-ID: <2804@eagle.ukc.ac.uk>
  6. Date: 23 Jan 93 12:11:11 GMT
  7. References: <1993Jan20.151326.23097@infodev.cam.ac.uk> <1993Jan20.163935.29452@dcs.warwick.ac.uk> <1993Jan21.114022.5930@cs.nott.ac.uk>
  8. Reply-To: spt1@ukc.ac.uk (Stephen Thomas)
  9. Organization: Computing Lab, University of Kent at Canterbury, UK.
  10. Lines: 51
  11. Nntp-Posting-Host: eagle.ukc.ac.uk
  12.  
  13. In article <1993Jan21.114022.5930@cs.nott.ac.uk> smb@cs.nott.ac.uk (Simon Burrows) writes:
  14. >A while ago Acorn sent out some guidelines on code sequences which should
  15. >no longer be used if compatibility with future processors is to be maximised.
  16. >They were issued before the ARM250 was brought out, so probably apply to that?
  17. >The problem is that such things are only deemed to be of interest to
  18. >registered developers!
  19.  
  20. Well, I'm not a registered developer, but I am very interested in this,
  21. as I've built an, um "experimental" lazy functional language compiler
  22. that generates ARM assembler as its target code.  I don't use any
  23. kind of NOP instructions, but I would like to know if I'm doing anything
  24. else naughty.
  25.  
  26. In a similar vain, one of the optimisations I do is to cause the
  27. code to be generated such that the starting addresses of the
  28. code sequences that can be jumped to are aligned to have an address
  29. of &XXXXXX4.  This maximises the number of consequtive (sp?) sequential
  30. memory cycles when using MEMC1a.  I have three main questions.
  31.  
  32. 1) The effect of this alignment is quite significant on an ARM2
  33. machine.  Would the effect be as significant on an ARM3 (or ARM250,
  34. although I suspect the answer is yes, in this case)?
  35.  
  36. 2) In the next generation of memory controllers, are different rules
  37. likely to apply?  If so (I suspect this is highly likely), can anyone
  38. give me an idea what they might be?
  39.  
  40. 3) Is it possible that certain orderings of instructions are "better"
  41. than others (ie, faster), even though they achieve the same effect?  For
  42. example
  43.  
  44.         ADR    ad1,blk1                    ADR    ad1,blk1
  45.         LDMIA  ad1,{r0-r7}   compared      ADR    ad2,blk2
  46.         ADR    ad1,blk2        with        LDMIA  ad1,{r0-r7}
  47.         STMIA  ad1,{r0-r7}                 STMIA  ad2,{r0-r7}
  48.  
  49. These sort of sequences occur a great deal in the code I'm generating.
  50. If there is a difference, what are the rules?
  51.  
  52. Keep well,
  53.  
  54. Stephen Thomas
  55.  
  56. P.S. while I'm currently at the University of Kent, I will be very
  57. shortly (in about a week!) be moving to the University of Nottingham.
  58. My account here should still be active for a while, though.
  59. --
  60. | "You've been having a nightmare.  | Stephen Thomas -------------------------|
  61. |  And it's not over yet."          | Computing Lab, University of Kent,      |
  62. |   -- Roger Waters, "The Pros and  | Canterbury CT2 7NF, UK                  |
  63. |      Cons of Hitchhiking"         | Tel: +44 (0)227 764000 x 7754           |
  64.