home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1993 #3 / NN_1993_3.iso / spool / comp / lsi / cad / 1328 < prev    next >
Encoding:
Internet Message Format  |  1993-01-22  |  1.3 KB
  1. Path: sparky!uunet!olivea!spool.mu.edu!agate!doc.ic.ac.uk!sot-ecs!MZ@SATURN
  2. From: mz@ecs.soton.ac.uk (Mark Zwolinski)
  3. Newsgroups: comp.lsi.cad
  4. Subject: Re: What are Simulator/Hardware accelerators ?
  5. Message-ID: <00966FE9.331E8660@SATURN>
  6. Date: 22 Jan 93 13:23:08 GMT
  7. References: <3981@key.COM>,<1993Jan18.013801.22802@netcom.com>
  8. Sender: news@ecs.soton.ac.uk
  9. Reply-To: mz@ecs.soton.ac.uk (Mark Zwolinski)
  10. Lines: 21
  11. Nntp-Posting-Host: saturn
  12.  
  13. In article <1993Jan18.013801.22802@netcom.com>, hage@netcom.com (Carl Hage) writes:
  14. >patel@key.amdahl.com (Chandresh Patel) writes:
  15.  
  16. [stuff deleted]
  17. >
  18. >There is now a third type of machine, such as produced by Quickturn and
  19. >PiE Design Systems, which convert a netlist into a set of partitioned FPGA
  20. >gate level circuits, then download the circuits into a set of Xilinx (or
  21. >equivalent) FPGAs mounted on boards with programmable and observable
  22. >interconnect. The FPGA circuit becomes a breadboard equivalent for
  23. >the actual hardware, and might run only a few times slower than the actual
  24. >hardware being simulated.
  25.  
  26. Do you (or indeed, anyone else) have any information on these systems?  If 
  27. so, please post or mail to me.  Thanks
  28.  
  29.  
  30. Dr Mark Zwolinski                    mz@ecs.soton.ac.uk
  31. Department of Electronics and Computer Science        Tel. (0703) 593528
  32. University of Southampton                Fax. (0703) 593045
  33. Southampton SO9 5NH, UK
  34.