home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #31 / NN_1992_31.iso / spool / sci / electron / 21268 < prev    next >
Encoding:
Internet Message Format  |  1992-12-21  |  2.4 KB
  1. Path: sparky!uunet!zaphod.mps.ohio-state.edu!saimiri.primate.wisc.edu!usenet.coe.montana.edu!news.u.washington.edu!ogicse!network.ucsd.edu!munnari.oz.au!ariel.ucs.unimelb.EDU.AU!ucsvc.ucs.unimelb.edu.au!lugb!news
  2. From: MATGBB@LURE.LATROBE.EDU.AU (BYRNES,Graham)
  3. Newsgroups: sci.electronics
  4. Subject: Re: 486DX2 Crystals
  5. Message-ID: <1992Dec21.072323.28556@lugb.latrobe.edu.au>
  6. Date: 21 Dec 92 07:23:23 GMT
  7. Article-I.D.: lugb.1992Dec21.072323.28556
  8. References: <1992Dec16.011918.25341@eng.ufl.edu> <1992Dec16.194706.27550@iitinc.uucp>
  9. Sender: news@lugb.latrobe.edu.au (USENET News System)
  10. Organization: La Trobe University
  11. Lines: 33
  12. In-Reply-To: sehat@iitinc.uucp's message of 16 Dec 92 19:47:06 GMT
  13. X-News-Reader: VMS NEWS 1.24
  14.  
  15. In <1992Dec16.194706.27550@iitinc.uucp> sehat@iitinc.uucp writes:
  16.  
  17. > From article <1992Dec16.011918.25341@eng.ufl.edu>, by iqbal@omaha.eel.ufl.edu (M.Iqbal):
  18. > 
  19. > 
  20. > > Anyways, one should be able see that square wave have harmonics all over 
  21. > > the frequency band. What CPU is doing is picking up a harmonic of the input
  22. > > clock frequecny. Therefore, second harmonic of 25 mhz is 50 mhz and similarly
  23. > > second harmonic of 33 mhz is 66 mhz. Usually, a CPU has a Phase lock loop
  24. > > to lock on the second harmonic of the clock frequency; thus, running 
  25. > > the internal circuitry of the porcessor at 50 or 66 mhz. One can, however,
  26. > > pick up second harmonic by using a filter, but, it is much easier to build 
  27. > > a Phase lock loop on a silicon wafer than passive components like R, L, 
  28. > > and C.
  29. > > 
  30. > 
  31. > Actually, A CPU PLL normally does not pick up any harmonic component of the
  32. > input signal. In fact, the way the CPU PLL works is to compare one edge (for
  33. > example rising edge) of the input clock to the edges of the internal oscillator
  34. > circuit. In order to get 2x internal clock, the internal oscillator is divided
  35. > by 2 before the edge comparison. The frequency of the internal osc is then
  36. > adjusted such that for every input edge there is corresponding edge of the
  37. > divided internal osc (a phase-freq detector is normally used to do this).
  38. > If you need to find more information on the circuit used in the 486DX2, pick
  39. > up a copy of the latest JSSCC.
  40. > -- 
  41. > Sehat Sutardja,
  42. > 
  43. > sehat@iit.com                | INTEGRATED INFORMATION TECHNOLOGY
  44. >                     | 
  45. And aside from that, a square wave only has ODD harmonics, so filtering
  46. for the 2nd harmonic wouldn't work too well...
  47. Graham B
  48.