home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #31 / NN_1992_31.iso / spool / comp / sys / amiga / hardware / 21971 < prev    next >
Encoding:
Internet Message Format  |  1992-12-22  |  2.3 KB
  1. Path: sparky!uunet!spool.mu.edu!agate!doc.ic.ac.uk!uknet!ieunet!tcdcs!unix1.tcd.ie!smcgerty
  2. From: smcgerty@unix1.tcd.ie (Stephen John McGerty)
  3. Newsgroups: comp.sys.amiga.hardware
  4. Subject: Re: Data/Instruction Cache & BURST modes on 68030? Why/when?
  5. Message-ID: <smcgerty.725067816@unix1.tcd.ie>
  6. Date: 22 Dec 92 23:43:36 GMT
  7. References: <hellerS.724958427@batman> <72192@cup.portal.com>
  8. Sender: usenet@cs.tcd.ie (NN required at ashe.cs.tcd.ie)
  9. Organization: Trinity College, Dublin
  10. Lines: 42
  11. Nntp-Posting-Host: unix1.tcd.ie
  12.  
  13. In <72192@cup.portal.com> Tony-Preston@cup.portal.com (ANTHONY FRANCIS PRESTON) writes:
  14. >Data cache is an area of memory(varies in size with different processors,
  15. >generally, more is better) that the cpu saves data that might be used over
  16. >again.
  17. > 
  18. >Instruction cache is similar, but instead of data, it caches instructions that
  19. >the cpu executes.  
  20. > 
  21. >Burst mode is a memory access where the memory can send to the CPU 
  22. >several long words of data.  This happens faster than if each long
  23. >word was a separate access. 
  24. > 
  25. >The 68020 has a single cache for data and instructions,
  26.  
  27. Nope. The 68020 has a 256 byte instruction cache. No data can be
  28. stored there. 
  29.  
  30. >There are no such things as stupid, dumb, or ignorant questions, just
  31. >stupid, dumb, or ignorant people that will not ask questions.
  32.  
  33. With this in mind, why is it that Motorola have seperate instruction
  34. and data caches? On the i486 there is a single 8k cache used for
  35. both instructions and data. On the M68040, there is one 4k cache
  36. for data, and another 4k cache for instructions. Which is better?
  37.  
  38. I hear that the Intel 586 is going to have seperate instruction
  39. and data caches, as in the M68040, so this would seem to imply that
  40. this is the prefered arrangement...?
  41.  
  42. The only thing I can think of is that you might not want your instruction
  43. cache getting overwritten with less frequently used data, in a vector
  44. operation or something. But this isn't really a serious factor, or
  45. so I'm told...
  46.  
  47. Anyone any inspired thoughts?
  48.  
  49. Stephen.
  50.  
  51. ......................................................................... 
  52. : / T | /  Stephen John McGerty (C.Sci)  "Theory must never   Amiga  // :
  53. : / | |/   smcgerty@unix1.tcd.ie          precede creation"       \\//  :
  54. :.......................................................................:
  55.