home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #31 / NN_1992_31.iso / spool / comp / parallel / 2846 < prev    next >
Encoding:
Text File  |  1992-12-31  |  2.9 KB  |  55 lines
  1. Newsgroups: comp.parallel
  2. Path: sparky!uunet!paladin.american.edu!gatech!hubcap!fpst
  3. From: dbg@SLAC.STANFORD.EDU (David B. Gustavson)
  4. Subject: Re: Bus arbitrator and lock implementation
  5. Message-ID: <1992Dec31.140910.3848@hubcap.clemson.edu>
  6. Apparently-To: <comp-parallel@uunet.uu.net>
  7. Followup-To: comp.parallel,comp.unix.programmer,comp.sys.intel.
  8. Sender: news@UNIXHUB.SLAC.STANFORD.EDU
  9. Organization: SLAC Computation Research Group
  10. References: <1992Dec28.160326.27290@hubcap.clemson.edu>
  11. Date: Thu, 31 Dec 1992 05:30:12 GMT
  12. Approved: parallel@hubcap.clemson.edu
  13. Lines: 40
  14.  
  15. In article <1992Dec28.160326.27290@hubcap.clemson.edu>,
  16. sundaram@eng.uiowa.edu (Subbiah Sundaram) wrote:
  17. > ... (In particular I would like to know about 
  18. > the bus arbitrator implementations on shared memory parallel
  19. > machines.(Books, papers, articles, etc.))
  20. > 
  21. It depends how parallel a machine you want. For small parallel machines,
  22. where you can tolerate a bus backplane/bottleneck, you could look at IEEE
  23. Std 896.1, Futurebus+, and 896.2. Futurebus+ has two arbiter schemes, one a
  24. distributed bused one with many bits of priority for realtime scheduling
  25. applications, and a faster one using centralized arbiter logic.
  26.  
  27. If you want a shared-memory parallel machine that can scale up to larger
  28. applications, you should take a look at ANSI/IEEE Std 1596-1992, the
  29. Scalable Coherent Interface. The concept of arbitration is quite different
  30. there, because it was designed for a high degree of parallelism. It only
  31. acts like a bus, providing bus-like services to the user--actually it uses
  32. many independent links that can be active at the same time, performing
  33. independent communications. SCI also defines multiprocessor synchronization
  34. operations and locks that can be exported through an arbitrary interconnect
  35. (ring, switch, mesh, whatever)--they don't use the strategy of bringing the
  36. whole system to a momentary halt like the old bus-based locks did (using
  37. read-modify-write operations and the bus bottleneck to best advantage).
  38. However, if you're in a hurry, keep in mind that SCI isn't really available
  39. yet (the SCI interface chip, which includes all the transceivers, FIFOs,
  40. and protocol logic has slipped to Jan/Feb for the GaAs version, which
  41. supports two 1-gigabyte/s links; the CMOS version isn't expected until
  42. March, and will be slower but cheaper).
  43.  
  44. You can get the documentation on Futurebus+ or SCI from the IEEE the same
  45. way you get any other IEEE standard. Let me know if you want more info on
  46. SCI, I have a few Email status files I can mail you.
  47.  
  48. --------------------------------------------------------------
  49. -- David B. Gustavson, Computation Research Group, SLAC, POB 4349 MS 88,
  50.     Stanford, CA 94309   tel (415)961-3539  fax (415)961-3530
  51. -- What the world needs next is a Scalable Coherent Interface!
  52. -- Any opinions expressed are mine and not necessarily those
  53.    of the Stanford Linear Accelerator Center, the University, or the DOE.
  54.  
  55.