home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #27 / NN_1992_27.iso / spool / sci / space / 16302 < prev    next >
Encoding:
Internet Message Format  |  1992-11-24  |  2.0 KB
  1. Path: sparky!uunet!haven.umd.edu!darwin.sura.net!spool.mu.edu!agate!ames!titan.ksc.nasa.gov!waterman
  2. From: waterman@titan.ksc.nasa.gov
  3. Newsgroups: sci.space
  4. Subject: Shuttle Computer Problems
  5. Message-ID: <1992Nov23.225956.4293@titan.ksc.nasa.gov>
  6. Date: 23 Nov 92 22:59:56 EST
  7. Organization: NASA, Kennedy Space Center
  8. Lines: 34
  9.  
  10.  
  11. Monday November 23 10:20 EST
  12.  
  13. I'm looking for some help out here in the net. Any physists or experts
  14. in electron physics out there?
  15.    The problem we're having is with both the General Purpose Computers
  16. (GPCs) onboard the shuttle as well as the Main Engine Controllers (SSMEC).
  17. Both experience single bit upsets while in orbit. The GPCs have one bit
  18. error correction and log these upsets in what we call a soft error counter.
  19. For the SSMEC, it has no error correction. We dump the SSMEC memory after
  20. landing and determine how many upsets have occurred. Well today when the
  21. SSMECs were powered up on Discoveries three Main Engines, the standby
  22. computer on engine 3 had one bit flipped from the last time it was powered
  23. up (about a week ago). The GPCs have also experienced soft errors while at
  24. the pad. The current theory is that high energy particles striking the 
  25. memory cell impart energy which changes the state. My question is if
  26. high energy particles can change the memory on the shuttle sitting on the
  27. pad. Why aren't all the other computers in the world inflicted with the
  28. same problem? Has anyone heard any studies being done on this?
  29.  
  30. Some info, the SSMEC uses 8K static RAM chips to make up the 64K by 16 bit
  31. main memory. When power is removed the memory is held up by a 3.56V
  32. battery. Todate it is believed that all bit flips have occurred at this
  33. lower battery voltage (power up voltage is 5V). This of course can not
  34. be proved (could have happened at full power in memory that was not being
  35. accessed).
  36.  
  37. Thanks.
  38.  
  39. ---------------------------------------------------------------------------
  40. Bob Waterman [Aqua]
  41. waterman@titan.ksc.nasa.gov
  42. ---------------------------------------------------------------------------
  43.  
  44.