home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #27 / NN_1992_27.iso / spool / comp / sys / next / misc / 22097 < prev    next >
Encoding:
Internet Message Format  |  1992-11-17  |  2.7 KB
  1. Xref: sparky comp.sys.next.misc:22097 comp.sys.next.hardware:2750
  2. Path: sparky!uunet!ogicse!network.ucsd.edu!news!nosc!pages!bruce
  3. From: bruce@pages.com (Bruce Henderson)
  4. Newsgroups: comp.sys.next.misc,comp.sys.next.hardware
  5. Subject: New RISC chip  / IMS 3250
  6. Message-ID: <1992Nov17.205959.8187@pages.com>
  7. Date: 17 Nov 92 20:59:59 GMT
  8. Article-I.D.: pages.1992Nov17.205959.8187
  9. References: <1992Nov15.192329.324@pages.com>
  10. Sender: bruce@pages.com
  11. Distribution: usa
  12. Organization: Banzai Research Institute
  13. Lines: 61
  14.  
  15. OK,
  16.  
  17. I can't say much about the chip because I am under non disclosure... But what I  
  18. can say is this:
  19.  
  20. The chip is the IMS 3250
  21. It is made by 
  22. International Meta Systems, Inc.
  23. 23842 Hawthorne Blvd, #200
  24. Torrance, CA 90505
  25. Phone (310) 375-4700
  26. FAX (310) 378-7643
  27.  
  28. Some gibblies on the chip:
  29.  
  30. Superscaler RISC
  31.     2 instructions per clock peak, average of 1.5 instructions per clock
  32.     Average 90 raw MIPS for the 60MHz part.
  33.  
  34. Emulation
  35.     On chip ROM contains 3250 native microcode, 80486 microcode, and 68040 
  36.     microcode.  
  37.     (There seems to be a lot more room on the ROM for other microcode
  38.     chunks like SPARC, or custom instructions.  Here's a teaser....
  39.     What if an objective-C message pass (a somewhat computationally 
  40.     expensive thing) was a processor level thing, and say happened in 
  41.     3 clocks?  Or say they microcode a lot of mach low level stuff into
  42.     silicon....)
  43.  
  44. Other neat items...
  45.     1)    The chip is only 50,000 gates... So it is small, and can
  46.     esily fit in ASIC standard cells.
  47.     (What does this mean?  Well, say you had one of these things that
  48.     was microcode tuned for Mach, and another for Display Postscript,
  49.     and say another for DMA and another for I/O.  Then you build an ASIC
  50.     with 4 of these cells on it and put it in a NeXT.  Think of all of  
  51.     the grunge the CPU no longer has to deal with.....)
  52.  
  53.     2)    Only dissapates 1.5 Watts, that isn't much so it may be rather 
  54.     useful for building things like NeXT poratbles or laptops.
  55.  
  56.     3)    IMS seems to be interested in a cost to vendors of around
  57.     $45.00 per part. (as compared to the cost of a 50MHz 486...)
  58.  
  59. So for more information, contact IMS.  I don't work for them, but I do believe  
  60. that there are ways that this chip could be used to improve performance of NeXT  
  61. hardware.  (Really.... 50,000 gates and loadable microcode...)  
  62.  
  63. Some of you are going to ask what the SPEC marks are, and that is the kind of  
  64. stuff I can't talk about.... Sorry.
  65.  
  66. I tend to think if this thing as a "Nano-processor"  Meaning that you write  
  67. some micro instructions for the little beast that makes it perfect of some  
  68. meanial job like talking to hard disks or handling VM and then you burn it into  
  69. a 100 pin flat pack ASIC and it makes your life easier.
  70.  
  71. Hope this helps 
  72.  
  73. Bruce H (not Webster)
  74.  
  75. PS.  If you call, tell them you heard it from me.
  76.