home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #27 / NN_1992_27.iso / spool / comp / sys / ibm / pc / hardware / 29923 < prev    next >
Encoding:
Text File  |  1992-11-15  |  7.2 KB  |  171 lines
  1. Newsgroups: comp.sys.ibm.pc.hardware
  2. Path: sparky!uunet!zeos!kgermann
  3. From: kgermann@zeos.com (Ken Germann)
  4. Subject: Re: Specs on ISA, EISA, and VESA busses.
  5. Organization: Zeos International, Ltd
  6. Date: Sun, 15 Nov 1992 17:34:14 GMT
  7. Message-ID: <1992Nov15.173414.29440@zeos.com>
  8. References: <1992Nov9.203215.16367@mintaka.lcs.mit.edu> <1992Nov14.025731.8525@muddcs.claremont.edu>
  9. Lines: 160
  10.  
  11. In article <1992Nov14.025731.8525@muddcs.claremont.edu> matt@jarthur.claremont.edu (Matthew Hughes) writes:
  12. >Me too! Any pointers to such info or where to get it also greatly
  13. >appreciated.
  14. >                        Matt Hughes
  15. >                    matt@jarthur.claremont.edu
  16. >
  17.  
  18.  
  19.             ZEOS International, LTD. 
  20.               October 1st, 1992.
  21.  
  22. ZEOS is providing the summary of the VESA Local Bus specification to the 
  23. users of the Internet to help answer some questions that have been recently
  24. posted to several USENET News groups. This should help answer some of the
  25. comparisions between the EISA and VESA specifications. Please contact VESA
  26. at 408-435-0333 to get the complete VL-BUS 1.0 Standard. VL-Bus is a 
  27. registered trademark of VESA.
  28.  
  29.  
  30.           Summary of the VESA Local BUS Specification
  31.  
  32.  
  33. Number of VL-Bus Slots
  34.     
  35.     The VL-Bus design is capable of operating zero to three VL-Bus slots.
  36. A slotless VL-Bus device would physically reside directly on the motherboard.
  37. Regardless of the number of slots, the maximum number of devices supported is
  38. three. Loading requirements allow some VL-Bus implementations to connect to the
  39. CPU bus without buffering address, data, and control signals. Optionally, the
  40. VL-Bus may buffer address, data, and control signals to meet the loading 
  41. requirements of full three-slot implementations.
  42.  
  43. Maximum Number of VL-Bus Masters.
  44.  
  45.     A maximum of three bus masters are supported on the VL-Bus. The maximum 
  46. number of bus masters on the system I/O bus is specified by that system I/O bus.
  47.  
  48. VL-Bus Connector Type and Location
  49.  
  50. The VL-Bus connector type is a standard 16-bit Micro Channel type connector.
  51. The VL-Bus connector is located inline with a system I/O bus connector. This
  52. layout allows full use of all system I/O bus slots if the VL-Bus board is not
  53. occupying a slot. This arrangement also allows the VL-Bus add-in board access
  54. to all system I/O features. A board may, for example, have a VL-Bus based 
  55. video controller and a system I/O bus based parallel port on the same board.
  56. Or if the VL-Bus board wants access to a feature such as the System I/O bus
  57. REFRESH signal, it is free to use that feature on the system I/O bus. Use
  58. any signals on the in-line system I/O bus connector is optional, as the 
  59. VL-Bus connector has all the signals needed to fully support a VL-Bus device.
  60.  
  61. Host CPU
  62.  
  63. Design is optimized for single host CPU systems. The VL-Bus supports 386SX,
  64. 386DX, and 486-type host CPUs. Other types of host CPUs can be used if that
  65. CPU's native control signals are converted into one of the supported CPU types.
  66. Multiple-host systems should appear as single host systems to the VL-Bus 
  67. controller.
  68.  
  69. Types of VL-Bus Devices
  70.  
  71. The VL-Bus' main objective is to support high speed video controllers. Other 
  72. peripherals, such as hard disk controllers, LAN adapters, etc. can benefit
  73. from the high-speed interface may also use the VL-Bus.
  74.  
  75. Interface Speeds
  76.  
  77. The VL-Bus operates up to 66MHz. Electrical characteristics of the Physical
  78. VL-Bus connector limit the speed of a VL-Bus device operating across the 
  79. connector (i.e, an add in board) to 40 MHz. The VL-Bus clock operates at
  80. the same frequency and phase with the CPU clock. CPU's using double speed
  81. clocks (386-type CPUs for example), must divide down the CPU clock before
  82. driving the VL-Bus clock. Systems that dynamically swithc CPU speeds 
  83. (such as portables) are supported. The system may also stop the CPU
  84. clock entirely, provided that no DMA activity occurs during the time the
  85. CPU clock is stopped.
  86.  
  87. Wait States
  88.  
  89. Assuming the maximum 20 ns address decode time, interface timing allows for
  90. zero-wait-state write and one-wait-state read transfers up to 33 MHz. 
  91. One-wait-state read and write transfers are supported from 40 MHz to 66 MHz.
  92. The VL-Bus target may add additional wait states beyond these minimums by 
  93. simply delaying the assertion of the end-of-cycle signal.
  94.  
  95. Interface Speed Dependancy
  96.  
  97. Interface Protocol depends on CPU speed, but the protocol selection and 
  98. switching is invisible to all add-in boards, all software, and end users.
  99. The BIOS may optionally have knowledge of the presence of the VL-Bus and
  100. manipulate registers accordingly, but the VL-Bus always remains totally
  101. transparent to all application software.
  102.  
  103. Future Compatibility
  104.  
  105. If an older technology VL-Bus video board is placed in a newer technology
  106. VL-Bus backplane, the computer will continue to operate. A newer technology
  107. VL-Bus board should operate in an older VL-Bus backplane transparently.
  108.  
  109. Future Write-Back Cache support
  110.  
  111. Provisions have been made to allow future support of advanced write-back cache
  112. systems. A future revision of the VL-Bus specification will contain a full 
  113. description of the protocol needed for VL-Bus targets and VL-Bus masters
  114. to work with the host CPU containing a write-back cache. Boards designed
  115. to the current revision of the VL-Bus will work properly in the systems
  116. designed for the future revision.
  117.  
  118. 16-Bit Support
  119.  
  120. Optimum data bus width is 32 bits. VL-Bus target bus sizing to 16 bits is 
  121. supported. A 16-Bit CPU, such as the 386SX, is also supported. 16-bit 
  122. peripherals are responsible for steering data to the CPU on the proper
  123. style byte lanes when using 16-bit feature on the VL-Bus.
  124.  
  125. 64-Bit expansion
  126.  
  127. The VL-Bus allows for a future expansion to 64-bit bus. The current versions
  128. reserves the physical space necessary to allow such expansion. A 64-bit VL-Bus
  129. board will operate in a 32-bit VL-Bus slot as a 32-bit device. A 32-bit VL-Bus
  130. board will operate in a future 64-bit slot as a 32-bit device.
  131.  
  132. Identifying VL-Bus Cycles
  133.  
  134. A VL-Bus slave must always identify its own cycles. If an intelligent VL-Bus
  135. controller knows (possibly via a BIOS setup routine) that cycle will be 
  136. claimed by a VL-Bus target, it may identify the cycle as claimed by the VL-Bus
  137. device before actually receiving the signal from that device.
  138.  
  139. DMA
  140.  
  141. Any VL-Bus target may be a DMA target to the motherboard DMA or system
  142. I/O bus master. DMA slaves are not supported on the VL-Bus. For a VL-Bus 
  143. device to initiate a DMA transfer, it must contain full bus master 
  144. capibilities.
  145.  
  146. BUS Masters
  147.  
  148. Bus mastering on both the VL-Bus or system I/O bus are fully supported. An
  149. active bus master and the target can both sit on the VL-Bus and transfer
  150. to each other.
  151.  
  152. Software Compatibility
  153.  
  154. The VL-Bus is totally transparent to any BIOS or application software. 
  155. Configuration of the interface is controlled entirely by hardware. 
  156. Configuration of the VL-Bus device itself is accomplished in the
  157. same manner as if that device were a system I/O device.
  158.  
  159. Please contact VESA if you have any questions about their specification
  160. for the VESA Local Bus. VESA can be contacted by calling 408-435-0333
  161. voice, and 408-435-8225 fax. 
  162.  
  163.  
  164.  
  165. -- 
  166. Ken Germann              ZZZZ EEEE  OO   SSS    ZEOS International, Ltd.  
  167. support@zeos.com   INET     Z E    O  O S       Technical Support Dept.
  168. uunet!zeos!support UUCP    Z  EE   O  O  SS     530 5th Ave N.W.
  169.                   VOICE   Z   E    O  O    S    St. Paul, MN 55112
  170. #include <disclaimer.h>  ZZZZ EEEE  OO  SSS     
  171.