home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #27 / NN_1992_27.iso / spool / comp / sys / apple2 / 24282 < prev    next >
Encoding:
Internet Message Format  |  1992-11-20  |  3.2 KB
  1. Path: sparky!uunet!zaphod.mps.ohio-state.edu!usc!cs.utexas.edu!sun-barr!ames!kronos.arc.nasa.gov!iscnvx!netcomsv!terapin!fmlin
  2. From: fmlin@terapin.com (Frank M. Lin)
  3. Newsgroups: comp.sys.apple2
  4. Subject: 65816 based on new RISC chip??
  5. Message-ID: <fmlin.2ane@terapin.com>
  6. Date: 20 Nov 92 14:25:30 PST
  7. Organization: BBS
  8. Lines: 81
  9.  
  10. I first heard about this chip in BYTE.  This posts has a little more
  11. details...  Does Zip know about it?  It'll be really nice to see it be used
  12. on the GS.  Or better yet, in the Avatar, which don't have the slow 1 mhz
  13. I/O limit.
  14.  
  15. --------------------------------------------------------------------------
  16.  
  17. #1458 comp.sys.next.hardware 3k
  18. From: bruce@pages.com (Bruce Henderson)
  19. Subject: New RISC chip  / IMS 3250
  20. Date: 17 Nov 92 20:59:59 GMT
  21.  
  22. OK,
  23.  
  24. I can't say much about the chip because I am under non disclosure... But what
  25. I can say is this:
  26.  
  27. The chip is the IMS 3250
  28. It is made by
  29. International Meta Systems, Inc.
  30. 23842 Hawthorne Blvd, #200
  31. Torrance, CA 90505
  32. Phone (310) 375-4700
  33. FAX (310) 378-7643
  34.  
  35. Some gibblies on the chip:
  36.  
  37. Superscaler RISC
  38.         2 instructions per clock peak, average of 1.5 instructions per clock
  39.         Average 90 raw MIPS for the 60MHz part.
  40.  
  41. Emulation
  42.         On chip ROM contains 3250 native microcode, 80486 microcode, and 68040
  43.         microcode.
  44.         (There seems to be a lot more room on the ROM for other microcode
  45.         chunks like SPARC, or custom instructions.  Here's a teaser....
  46.         What if an objective-C message pass (a somewhat computationally
  47.         expensive thing) was a processor level thing, and say happened in
  48.         3 clocks?  Or say they microcode a lot of mach low level stuff into
  49.         silicon....)
  50.  
  51. Other neat items...
  52.         1)      The chip is only 50,000 gates... So it is small, and can
  53.         esily fit in ASIC standard cells.
  54.         (What does this mean?  Well, say you had one of these things that
  55.         was microcode tuned for Mach, and another for Display Postscript,
  56.         and say another for DMA and another for I/O.  Then you build an ASIC
  57.         with 4 of these cells on it and put it in a NeXT.  Think of all of
  58.         the grunge the CPU no longer has to deal with.....)
  59.  
  60.         2)      Only dissapates 1.5 Watts, that isn't much so it may be rather
  61.         useful for building things like NeXT poratbles or laptops.
  62.  
  63.         3)      IMS seems to be interested in a cost to vendors of around
  64.         $45.00 per part. (as compared to the cost of a 50MHz 486...)
  65.  
  66. So for more information, contact IMS.  I don't work for them, but I do believe
  67.  
  68. that there are ways that this chip could be used to improve performance of NeXT
  69.  
  70. hardware.  (Really.... 50,000 gates and loadable microcode...)
  71.  
  72. Some of you are going to ask what the SPEC marks are, and that is the kind of
  73. stuff I can't talk about.... Sorry.
  74.  
  75. I tend to think if this thing as a "Nano-processor"  Meaning that you write
  76. some micro instructions for the little beast that makes it perfect of some
  77. meanial job like talking to hard disks or handling VM and then you burn it into
  78.  
  79. a 100 pin flat pack ASIC and it makes your life easier.
  80.  
  81. Hope this helps
  82.  
  83. Bruce H (not Webster)
  84.  
  85. PS.  If you call, tell them you heard it from me.
  86. ----------------------------------------------------------------------
  87.  
  88. frank m. lin
  89. fmlin@terapin.com
  90.  
  91.