home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #27 / NN_1992_27.iso / spool / comp / benchmar / 1723 < prev    next >
Encoding:
Internet Message Format  |  1992-11-15  |  2.4 KB
  1. Xref: sparky comp.benchmarks:1723 comp.arch:10862
  2. Path: sparky!uunet!ogicse!uwm.edu!ux1.cso.uiuc.edu!csrd.uiuc.edu!sp90.csrd.uiuc.edu!grout
  3. From: grout@sp90.csrd.uiuc.edu (John R. Grout)
  4. Newsgroups: comp.benchmarks,comp.arch
  5. Subject: Re: DEC ALPHA Performance Claims
  6. Message-ID: <1992Nov18.163410.18990@csrd.uiuc.edu>
  7. Date: 18 Nov 92 16:34:10 GMT
  8. Article-I.D.: csrd.1992Nov18.163410.18990
  9. References: <BxH7s7.5Cv@inews.Intel.COM> <4248@bcstec.ca.boeing.com> <1992Nov16.174912.22905@ryn.mro4.dec.com>
  10. Sender: news@csrd.uiuc.edu
  11. Reply-To: j-grout@uiuc.edu
  12. Organization: UIUC Center for Supercomputing Research and Development
  13. Lines: 34
  14.  
  15. bhandarkar@wrksys.enet.dec.com (Dileep Bhandarkar) writes:
  16.  
  17.  
  18. >In article <4248@bcstec.ca.boeing.com>, silverm@bcstec.ca.boeing.com (Jeff Silverman) writes...
  19. >> 
  20.  
  21. >Optimal instruction scheduling for newer processors may indeed be different.
  22. >Old binaries will run correctly, but probably somewhat slower. New binaries
  23. >should in most cases run well on old machines, unless the scheduling rules
  24. >are at odds.
  25.  
  26. There is more than one way for the scheduling rules to be at odds... one less
  27. obvious one which comes to mind is different tradeoff points between code size
  28. and structure and execution speed for different issue rates: for example,
  29. binaries intended for a six-instruction issue per cycle machine (which would
  30. try to create longer runs between branches by doing more speculative execution
  31. and duplicating more code) could be significantly larger than binaries
  32. intended for a two-instruction issue per cycle machine.
  33.  
  34. Running either's program on the other will work (if they are sufficiently
  35. upward and downard compatible with regard to things like hints... which Alpha
  36. should be) but is _not_ likely to give good performance.  For example, the
  37. six-cycle machine would encounter shorter runs and higher interference within
  38. groups of six instructions it tried to issue together; the two-cycle machine
  39. would encounter a larger program, causing more instruction cache misses and
  40. more page faults, and more unnecessary speculatively-executed code.
  41.  
  42. This raises the possibility of translating binaries _between_ implementation
  43. levels of the same architecture (especially toward higher issue rates)...
  44. something which I would hope DEC is thinking about.
  45. --
  46. John R. Grout                        j-grout@uiuc.edu
  47. University of Illinois, Urbana-Champaign
  48. Center for Supercomputing Research and Development
  49.