home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #27 / NN_1992_27.iso / spool / comp / arch / 11044 < prev    next >
Encoding:
Internet Message Format  |  1992-11-24  |  3.2 KB
  1. Path: sparky!uunet!elroy.jpl.nasa.gov!swrinde!news.dell.com!natinst.com!cs.utexas.edu!loyola!ross.COM!sparhawk!mitch
  2. From: mitch@ross.com (Mitch Alsup)
  3. Newsgroups: comp.arch
  4. Subject: short forward branch
  5. Summary: conditional move not necessary
  6. Message-ID: <1992Nov23.184856.20432@ross.COM>
  7. Date: 23 Nov 92 18:48:56 GMT
  8. Sender: news@ross.COM
  9. Distribution: usa
  10. Organization: ROSS Technology, Inc. Austin, Tx.
  11. Lines: 47
  12. Originator: mitch@sparhawk
  13. Nntp-Posting-Host: sparhawk
  14.  
  15. willmore@iastate.edu (David Willmore) writes:
  16. keiths@cae.wis> c.edu (Keith Scidmore) writes:
  17. > 
  18. > >1. The DEC Alpha includes a conditional move instruction that they claim
  19. > >   can be used to avoid using branches and the associated branch penalties.
  20. > >   I'm trying to evaluate the usefulness of this feature.  Can someone tell
  21. > >   me where I might find articles that discuss this or raw data that can be
  22. > >   used to calculate the advantages of such an instruction.  I'm not into
  23. > >   compilers, and I need to know what kinds of situations an optimizing
  24. > >   compiler could make use of this instruction.  Is it even practical?  Are
  25. > >   there any compiler writers out there with opinions on this?
  26. > 
  27. > You might try asking the HP people.  They were discussing the benefit of
  28. > their conditional execution 'branches'.  Other people to ask, if you're
  29. > brave enough, are the ARM people.  In their assembler, almost every inst.
  30. > is conditional.
  31.  
  32. If one checks Guri Sohi's litterature, they will find that many architects
  33. are rushing to find mechanisms to deal with these situations.  In particular,
  34. almost all of these situations manifest themselves in where a small number
  35. of instructions are skipped by a short forward branch.  Depending on the scale
  36. of the fetch machine, the target of the branch instruction may already be inbound
  37. from the instruction cache.  In these cases, there is no faster way to arrive
  38. at the target of the branch than simply to wait for these instruciton to 
  39. arrive.  THERE IS NO REASON TO DISRUPT THE FETCH MACHINE!  In onder to 
  40. effect the taking or not taking of the branch, one must be able to identify
  41. those instructions in the shadow of the branch.  When one determines the 
  42. outcome of the branch, then one can execute these instructions or discard
  43. them.  THERE IS NOT REASON TO BACK UP THE MACHINE DUT TO THE SHORT FORWARD
  44. BRANCH MISPREDICTION!
  45.  
  46. This means that branches are predicted accordint to three patterns; short forward
  47. branches are predicted to be not taken and execution canceled follwing branch
  48. determination, other branches are predicted and the machine is backed up on a
  49. misprediction.  The key payoff is that the short forward branches are manipulated
  50. ins such a way as to avoid disrupting the fetch machine.  The number of instructions
  51. under the short forward branch is implementation dependent as it should be!
  52.  
  53. The addition of conditional move/... instrucitons is a cluttering of instruciton
  54. sets and their decoders.
  55.  
  56. -------------------------------------------------------------------------------------
  57. Mitch Alsup        mitch@ross.com
  58. (512)-892-7802x231 ROSS Technology
  59. (512)-263-5086     Evenings
  60. Disclaimer:        I speak for myself.
  61. -------------------------------------------------------------------------------------
  62.