home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #27 / NN_1992_27.iso / spool / comp / arch / 11014 < prev    next >
Encoding:
Text File  |  1992-11-22  |  2.6 KB  |  55 lines
  1. Newsgroups: comp.arch
  2. Path: sparky!uunet!zaphod.mps.ohio-state.edu!uwm.edu!linac!unixhub!kfp-slac-mac.slac.stanford.edu!user
  3. From: dbg@slac.stanford.edu (David Gustavson)
  4. Subject: Re: Hardware support for atomic operations ?
  5. Message-ID: <dbg-221192142302@kfp-slac-mac.slac.stanford.edu>
  6. Followup-To: comp.arch
  7. Sender: news@unixhub.SLAC.Stanford.EDU
  8. Organization: SLAC
  9. References: <1992Nov21.173146.7509@ncsu.edu>
  10. Date: Sun, 22 Nov 1992 22:35:16 GMT
  11. Lines: 42
  12.  
  13. In article <1992Nov21.173146.7509@ncsu.edu>, odkahn@eos.ncsu.edu (OPHER
  14. DANIEL KAHN) wrote:
  15. > 
  16. > I am interested in primitives that support mutual exclusion in hardware, such
  17. > as the Test-And-Set and Swap instructions which are atomic.  I am especially
  18. > interested in any such new primitives that may have been developed in the
  19. > last few years.  If you know of any good references I would appreciate
  20. > some e-mail!
  21. > -- 
  22. >  Opher D. Kahn 
  23.  
  24. The Scalable Coherent Interface project spent a lot of effort on this
  25. subject, because it needed to find mutual exclusion primitives that work
  26. well in a large distributed multiprocessor with rather arbitrary
  27. interconnect. SCI (now IEEE Std 1596-1992) settled on Swap, Compare & Swap,
  28. and Fetch & Add as its base set, with the operation being exported to the
  29. addressed memory controller or device for atomic execution there, and the
  30. result returned to the processor via the same interconnect. 
  31.  
  32. There is some overview of this in an article on SCI in Feb 92 IEEE Micro,
  33. pp 10-22. This work also was supported by IEEE Std 1212-1991 Control and
  34. Status Register (I/O) Architecture and some related work on standard DMA
  35. (multiple processors feeding DMA work queues and multiple DMA engines
  36. reporting status to a processor via completion queues (interrupt service
  37. queues). 
  38.  
  39. A nice reference about the power of various locks is Herlihy, M. ╥Wait-Free
  40. Synchronization,╙ ACM Transactions on Programming Languages and Systems 13,
  41. 1 (Jan. ╒91) 124╨149. 
  42.  
  43. Other references I recommend include Mellor-Crummey, J.M. & Scott, M.L.
  44. "Algorithms for Scalable Synchronization on Shared-Memory Multiprocessors,"
  45. ACM Transactions on Computer Systems 9, 1 (Feb '92) 21-65; and
  46. Mellor-Crummey, J.M. & Scott, M.L. "Synchronization without Contention,"
  47. ASPLOS-IV April 91 procedings.
  48.  
  49. --------------------------------------------------------------
  50. -- David B. Gustavson, Computation Research Group, SLAC, POB 4349 MS 88,
  51.     Stanford, CA 94309   tel (415)961-3539  fax (415)961-3530
  52. -- What the world needs next is a Scalable Coherent Interface!
  53. -- Any opinions expressed are mine and not necessarily those
  54.    of the Stanford Linear Accelerator Center, the University, or the DOE.
  55.