home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #27 / NN_1992_27.iso / spool / comp / arch / 10972 < prev    next >
Encoding:
Internet Message Format  |  1992-11-20  |  1.4 KB
  1. Path: sparky!uunet!mcsun!sunic!dkuug!diku!torbenm
  2. From: torbenm@diku.dk (Torben AEgidius Mogensen)
  3. Newsgroups: comp.arch
  4. Subject: Re: DEC Alpha architecture issues
  5. Message-ID: <1992Nov20.180157.8811@odin.diku.dk>
  6. Date: 20 Nov 92 18:01:57 GMT
  7. References: <1992Nov18.112407.2518@doug.cae.wisc.edu>     <1992Nov18.191730.1044@meiko.com> <lgnojjINN627@exodus.Eng.Sun.COM> <MOSS.92Nov20101727@CRAFTY.cs.cmu.edu>
  8. Sender: torbenm@freke.diku.dk
  9. Organization: Department of Computer Science, U of Copenhagen
  10. Lines: 19
  11.  
  12. moss@cs.cmu.edu (Eliot Moss) writes:
  13.  
  14. >In fact, conditional
  15. >instructions are easy to handle in a regular pipeline -- you just suppress the
  16. >store in the last step, and you certainly know the outcome of the comparison
  17. >by then. In a superscalar, where things get reordered, it is admittedly not
  18. >quite so simple.
  19.  
  20. But neither are conditional branches. I would like to see a
  21. superscalar architecture that handles conditional branches by a
  22. mechanism that could not also be used (or simplifyed) for conditional
  23. moves or arithmetic. If need a conditional instruction on an ARM or
  24. Alpha, you certainly will need a conditional branch on "normal" RISCs.
  25. Looking for conditional branches in the pipeline is no easier than
  26. looking for conditional instructions in general, especially on the
  27. ARM, where the first 4 bits determine (uniformly) if the instruction
  28. is conditional.
  29.  
  30.     Torben Mogensen (torbenm@diku.dk)
  31.