home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #27 / NN_1992_27.iso / spool / comp / arch / 10925 < prev    next >
Encoding:
Internet Message Format  |  1992-11-19  |  2.8 KB
  1. Path: sparky!uunet!think.com!ames!sgi!mips!mips.com!woodacre
  2. From: woodacre@mips.com (Michael Woodacre)
  3. Newsgroups: comp.arch
  4. Subject: Re: DEC Alpha architecture issues
  5. Followup-To: comp.arch
  6. Date: 19 Nov 1992 16:14:59 GMT
  7. Organization: Mips Technologies, Inc.
  8. Lines: 53
  9. Distribution: world
  10. Message-ID: <lgnfc3INNqnt@spim.mti.sgi.com>
  11. References: <1992Nov18.210416.27212@nntpd.lkg.dec.com>
  12. Reply-To: woodacre@mips.com (Michael Woodacre)
  13. NNTP-Posting-Host: krell.mti.sgi.com
  14.  
  15. In article <1992Nov18.210416.27212@nntpd.lkg.dec.com>,
  16. dipirro@star.dec.com (Steve DiPirro) writes:
  17. > 
  18. > In article <1992Nov18.112407.2518@doug.cae.wisc.edu>,
  19. keiths@cae.wisc.edu (Keith Scidmore) writes...
  20. > >2. The Alpha architecture also includes a feature they call PALcode that
  21. > >   allows the chip to have a sort of rom-bios.  Why is it useful to have
  22. > >   this feature?  Supposedly Operating systems can make use of this for
  23. > >   the implementation of certain system calls.
  24. > 
  25. > PALcode allows for the implementation of uniprocessor-atomic
  26. > "instructions" which are actually a sequence of Alpha instructions.
  27. > It allows the architecture to remain pure RISC and not compromise
  28. > performance to implement some complex instructions. This was very
  29. > useful in the port of VMS to Alpha.
  30.  
  31. Can you explain how this is different from kernel code with interrupts
  32. disabled on any other risc processor? For instance, an R4000 can
  33. implement uniprocessor-atomic "instructions" which are sequences of
  34. MIPS instructions to implement complex functions by running code
  35. in kernel level with interrupts switched off.
  36.  
  37. > 
  38. > Take the VAX REI instruction as an example. This is a very complex
  39. > VAX instruction and is implemented in PALcode on Alpha (for VMS).
  40. > So there is no need to burden the base architecture with the
  41. > implementation of an REI instruction. Instead, you have a "subroutine"
  42. > of sorts which executes in the special PALcode environment.
  43. > 
  44. > Very few PALcode instructions were actually needed to port VMS to
  45. > Alpha, but some we could not do without (without considerable work,
  46. > that is).
  47. > 
  48. > PALcode is also a convenient place to handle device interrupts and
  49. > exceptions and provide the expected OS interfaces at that level.
  50. > Specific OS knowledge can also be built into PALcode, such as pagetable
  51. > formats, etc. allowing such things as TB invalidates to be handled
  52. > by PALcode. For VMS, PALcode also handles unaligned data reference
  53. > fixups, providing an optional exception through the SCB when one occurs.
  54. > 
  55. > ------------
  56. > Steve DiPirro        dipirro@star.dec.com
  57. >                      --or-- ...!decwrl!star.dec.com!dipirro
  58. >                      --or-- dipirro%star.dec@decwrl.dec.com
  59. > ------------
  60.  
  61.    Michael S. Woodacre | Phone: (415) 390 4175
  62. UUCP: {ames,pyramid,decwrl}!mips!woodacre OR woodacre@sgi.com
  63. USPS: MIPS Technologies Inc, M/S 10U-178,
  64.       2011 N. Shoreline Blvd, Mountain View, CA 94039
  65.  
  66.  
  67.  
  68.