home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #27 / NN_1992_27.iso / spool / comp / arch / 10920 < prev    next >
Encoding:
Internet Message Format  |  1992-11-19  |  2.4 KB
  1. Path: sparky!uunet!pipex!warwick!uknet!glasgow!unix.brighton.ac.uk!je
  2. From: je@unix.brighton.ac.uk (John English)
  3. Newsgroups: comp.arch
  4. Subject: Re: Registerless processor
  5. Message-ID: <1992Nov19.115258.21896@unix.brighton.ac.uk>
  6. Date: 19 Nov 92 11:52:58 GMT
  7. References: <1992Nov17.042935.1962@ntuix.ntu.ac.sg>
  8. Organization: University of Brighton, UK
  9. Lines: 38
  10.  
  11. eoahmad@ntuix.ntu.ac.sg (Othman Ahmad) writes:
  12. : Darren R. Davis (drdavis@u.cc.utah.edu) wrote:
  13. : : I have been pondering an idea for a machine architecture.  A processor
  14. : : that has no registers.  I am familiar with some architectures that have
  15. : : done this.  My twist on this theme is to have a very large cache on chip
  16. : : for memory locations (effectivelly becoming registers).  This goes
  17. : : against the RISC idea of having very large register sets with load store
  18. : : instructions.  This machine would just reference memory, and the most
  19. : : common addresses becoming cached internally to the processor giving very
  20. : : fast access.  Does anyone know of such a machine, and what are your
  21. : : thoughts on this kind of architecture.  I envision the cache being
  22. : 
  23. : I have been thinking about this for some time now.
  24. : First, you have broken the law as stated by H&P book.
  25. : The major problem that you have to face is the large number of address bits,
  26. : required to access your data. 32-bit per operand is rather large.
  27. : 
  28. : To solve this you have 2 choices:
  29. : 
  30. : i) stacks,
  31. : ii) data compression,
  32.  
  33. The Inmos Transputer has very few registers (you still need a program
  34. counter, don't you?) but has 4K of onboard memory. One of the registers
  35. is a workspace (aka stack frame) pointer, and offsets 0 - 15 can be accessed
  36. by a 1-byte instruction (4 bit opcode, 4 bit offset) with every extra 4 bits
  37. of offset costing an extra byte. Does this fit the bill?
  38. Also see "Register Allocation for Free: the C Machine Stack Cache" by
  39. Ditzel & McLellan (ACM ASPLOS I, Mar 1982) which makes some good points
  40. about registers vs. caches.
  41. -- 
  42. -------------------------------------------------------------------------------
  43. John English            | "Yes, understanding today's complex world of
  44. Dept. of Computing        |  the future IS a little like having bees live
  45. University of Brighton        |  in your head... but, there they are..."
  46. Janet: je @ unix.brighton.ac.uk    | "People who live in windowed environments
  47. Fax:   0273 642405        |  shouldn't cast pointers"
  48. -------------------------------------------------------------------------------
  49.