home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #27 / NN_1992_27.iso / spool / comp / arch / 10903 < prev    next >
Encoding:
Internet Message Format  |  1992-11-18  |  2.3 KB
  1. Path: sparky!uunet!zaphod.mps.ohio-state.edu!wupost!csus.edu!ucdavis!endive.eecs.ucdavis.edu!wilken
  2. From: wilken@endive.eecs.ucdavis.edu (Kent Wilken)
  3. Newsgroups: comp.arch
  4. Subject: Re: DEC Alpha AXP System Performance
  5. Message-ID: <19225@ucdavis.ucdavis.edu>
  6. Date: 14 Nov 92 20:33:30 GMT
  7. References: <BxIM38.L9F.2@cs.cmu.edu> <15445@auspex-gw.auspex.com> <BxL3IH.KtH.2@cs.cmu.edu>
  8. Sender: usenet@ucdavis.ucdavis.edu
  9. Organization: U.C. Davis - Department of Electrical Engineering and Computer Science
  10. Lines: 42
  11.  
  12. In article <BxL3IH.KtH.2@cs.cmu.edu> lindsay+@cs.cmu.edu (Donald Lindsay) writes:
  13. >In article <15445@auspex-gw.auspex.com> guy@Auspex.COM (Guy Harris) writes:
  14. >>Hmm.  As I remember, somebody from DEC at a session on topics such as
  15. >>OSF/1-on-MIPS on Tuesday night at the San Antonio USENIX claimed that
  16. >>HP-PA was "out of gas"; ...
  17. > ...
  18. >
  19. >What he may have meant, is that HP won't be able to use offchip
  20. >primary cache much longer. That was difficult at 66 MHz, and is
  21. >really impressive at 100 MHz. Even HP can't do it at 200 MHz, surely. <---
  22. > ...
  23. >
  24. >Don        D.C.Lindsay     Carnegie Mellon Computer Science
  25.  
  26. A person from HP previously addressed your incredulity regarding 
  27. the feasibility of 200MHz off-chip caches:
  28.  
  29. #From: linley@hpcuhe.cup.hp.com (Linley Gwennap)
  30. #Newsgroups: comp.arch
  31. #Subject: Re: Re: Offchip Primary Cache
  32. #Message-ID: <32580093@hpcuhe.cup.hp.com#
  33. #Date: 5 Mar 92 21:46:37 GMT
  34. #References: <1992Mar03.233219.176162@cs.cmu.edu#
  35. #Organization: Hewlett Packard, Cupertino
  36. #
  37. #(Donald Lindsay) discusses HP cache access rates:
  38. #> I'm impressed that HP can do it at 100 MHz. Can you do it at 200 MHz?
  39. #
  40. #There is no reason to believe that 200 MHz will not be possible. 100 MHz
  41. #primary caches on the PA7100 are accomplished with standard PCB technology,
  42. #ceramic PGA packaging, and off-the-shelf 9ns TTL I/O SRAMs. SRAMs get 
  43. #faster every year, multichip modules are getting cheaper, ECL I/O circuits
  44. #are well understood, future VLSI technologies will improve timing 
  45. #overhead, etc, etc.  Two years ago these same discussions were taking place
  46. #about whether external primary caches could ever run at 50 MHz.
  47. #
  48. #Some of the work going on to define new high-speed I/O protocol standards
  49. #for DRAM and SRAM memory devices also look interesting for application
  50. #in future cache memory designs. 
  51. #
  52.  
  53.  
  54.