home *** CD-ROM | disk | FTP | other *** search
/ PC World 2001 August / PCWorld_2001-08_cd.bin / Software / TemaCD / wpcredit / wpcre12a.exe / 80862411.PCR < prev    next >
Text File  |  1999-07-25  |  3KB  |  88 lines
  1. PCR(PCI Configration Registers) Editor / WPCREDIT for WIN32
  2. Copyright (c) 1998  H.Oda!
  3.  
  4. [COMMENT]=Author Toshihiko Suzuki
  5. [MODEL]=i810 82801AA
  6. [VID]=8086:Intel
  7. [DID]=2411:IDE Controller
  8.  
  9. (00)=Vendor Identification
  10. (01)=Vendor Identification
  11. (02)=Device Identification
  12. (03)=Device Identification
  13.  
  14. [04:7]=Wait Cycle Control       RO
  15. [04:6]=Parity Error Response    RO
  16. [04:5]=VGA Palette Snoop        RO
  17. [04:4]=PMWE                     RO
  18. [04:3]=Special Cycle Enable     RO
  19. [04:2]=Bus Master Enable        1=enable  0=disable
  20. [04:1]=Memory Space Enable      RO
  21. [04:0]=I/O Space Enable         1=enable  0=disable
  22.  
  23. [05:1]=Fast Back to Back        RO
  24. [05:0]=SERR# Enable             RO
  25.  
  26.  
  27. [06:7]=Fast Back-to-Back        RO
  28. [06:6]=User Definable Features  RO
  29. [06:5]=66 MHz Capable           RO
  30.  
  31. [07:7]=Detected Parity Error    RO
  32. [07:6}=Received System Error    RO
  33. [07:5]=Received Master Abort    1=enable  0=disable
  34. [07:3]=Signaled Target Abort    1=enable  0=disable
  35. [07:2]=DEVSEL# Timing Status    RO
  36.  
  37. [40:7]=Drive1 DMA Timing        1=enable  0=disable
  38. [40:6]=Drive1 Prefetch/Posting  1=enable  0=disable
  39. [40:5]=Drive1 IORDYSamplePoint  1=enable  0=disable
  40. [40:4]=Drive1 Fast Timing Bank  0=enable  1=disable
  41. [40:3]=Drive0 DMA Timing        1=enable  0=disable
  42. [40:2]=Drive0 Prefetch/Posting  1=enable  0=disable
  43. [40:1]=Drive0 IORDYSamplePoint  1=enable  0=disable
  44. [40:0]=Drive 0 Fast Timing      0=enable  1=disable
  45.  
  46. [41:7]=IDE Decode Enable        1=enable  0=disable
  47. [41:6]=Drive 1 Timing Register  1=enable  0=disable
  48. [41:5]=IORDY Sample Point       00=5clk 01=4clk
  49. [41:4]=(Same as bit2)           10=3clk 11=Reserved
  50. [41:1]=Recovery Time            00=4clk 01=3clk
  51. [41:0]=(Same as bit2)           10=2clk 11=1clk
  52.  
  53. [44:7]=SecondaryDrive1IORDY SP  00=5clk 01=4ck
  54. [44:6]=(Same as bit2)           10=3clk 11=Reserved
  55. [44:5]=SecondaryDrive1RcvTime   00=4clk 01=3clk
  56. [44:4]=(Same as bit2)           10=2clk 11=1clk
  57. [44:3]=PrimaryDrive1IORDY SP    00=5clk 01=4ck
  58. [44:2]=(Same as bit2)           10=3clk 11=Reserved
  59. [44:1]=PrimaryDrive1RcvTime     00=4clk 01=3clk
  60. [44:0]=(Same as bit2)           10=2clk 11=1clk
  61.  
  62. [48:3]=SecondaryDrive1SyncDMA   1=enable  0=disable
  63. [48:2]=SecondaryDrive0SyncDMA   1=enable  0=disable
  64. [48:1]=PrimaryDrive1SyncDMA     1=enable  0=disable
  65. [48:0]=PrimaryDrive0SyncDMA     1=enable  0=disable
  66.  
  67. [4A:5]=PrimaryDrive1CycleTime   00=CT4 RP6 01=CT3 RP5
  68. [4A:4]=(Same as bit2)           10=CT2 RP4 11=Reserved
  69. [4A:1]=PrimaryDrive0CycleTime   00=CT4 RP6 01=CT3 RP5
  70. [4A:0]=(Same as bit2)           10=CT2 RP4 11=Reserved
  71.  
  72. [4B:5]=SecondryDrive1CycleTime  00=CT4 RP6 01=CT3 RP5
  73. [4B:4]=(Same as bit2)           10=CT2 RP4 11=Reserved
  74. [4B:1]=SecondryDrive0CycleTime  00=CT4 RP6 01=CT3 RP5
  75. [4B:0]=(Same as bit2)           10=CT2 RP4 11=Reserved
  76.  
  77. [4E:1]=BIOS Lock Enable         1=enable  0=disable
  78. [4E:0]=BIOS Write Enable        1=enable  0=disable
  79.  
  80. [54:7]=SecSlaveCh CableReport   1=enable  0=disable
  81. [54:6]=SecMasterCh CableReport  1=enable  0=disable
  82. [54:5]=PriSlaveCh CableReport   1=enable  0=disable
  83. [54:4]=PriMasterCh CableReport  1=enable  0=disable
  84. [54:3]=SecondaryDrive1 BaseClk  1=66MHz 0=33MHz
  85. [54:2]=SecondaryDrive0 BaseClk  1=66MHz 0=33MHz
  86. [54:1]=PrimaryDrive1 BaseClk    1=66MHz 0=33MHz
  87. [54:0]=PrimaryDrive0 BaseClk    1=66MHz 0=33MHz
  88.