home *** CD-ROM | disk | FTP | other *** search
/ Power-Programmierung / CD1.mdf / forth / compiler / fpc / source / register.seq < prev    next >
Encoding:
Text File  |  1990-12-28  |  2.8 KB  |  77 lines
  1. \ 6805 Registers Definitions
  2.  
  3. HEX
  4.  
  5. 00 CONSTANT PORTA       \ Port A Data Register
  6. 01 CONSTANT PORTB       \ Port B Data Register
  7. 02 CONSTANT PORTC       \ Port C Data Register
  8. 03 CONSTANT PORTD       \ Port D Data Register
  9. 04 CONSTANT DDRA        \ Port A Data Direction Register
  10. 05 CONSTANT DDRB        \ Port B Data Direction Register
  11. 06 CONSTANT DDRC        \ Port C Data Direction Register
  12.  
  13. 0A CONSTANT SPCR        \ SPI Control Register
  14. 0B CONSTANT SPSR        \ SPI Status Register
  15. 0C CONSTANT SPDR        \ SPI Data Register
  16.  
  17. 0D CONSTANT BAUD        \ SCI Baud Rate Register
  18. 0E CONSTANT SCCR1       \ SCI Control Register 1
  19. 0F CONSTANT SCCR2       \ SCI Control Register 2
  20. 10 CONSTANT SCSR        \ SCI Status Register
  21. 11 CONSTANT SCDAT       \ SCI Data Register
  22.  
  23. 12 CONSTANT TCR         \ Timer Control Register
  24. 13 CONSTANT TSR         \ Timer Status Register
  25. 14 CONSTANT ICRH        \ Input Capture Register low
  26. 15 CONSTANT ICRL        \ Input Capture Register high
  27. 16 CONSTANT OCRH        \ Ourput Compare Register high
  28. 17 CONSTANT OCRL        \ Ourput Compare Register low
  29. 18 CONSTANT CTRH        \ Counter Register high
  30. 19 CONSTANT CTRL        \ Counter Register low
  31. 1A CONSTANT CARH        \ Counter Alternate Register high
  32. 1B CONSTANT CARL        \ Counter Alternate Register low
  33.  
  34. 1C CONSTANT PROG        \ EPROM Program Register
  35. 1D CONSTANT COPRST      \ COP Reset Register
  36. 1E CONSTANT COPCR       \ COP Control Register
  37.  
  38. 1FDF CONSTANT OPTION    \ EPROM option Register
  39.  
  40.  
  41. \ Register bit equates
  42.  
  43. SCCR1 7 2CONSTANT R8    \ Receive data bit 8
  44. SCCR1 6 2CONSTANT T8    \ Transmit data bit 8
  45. SCCR1 4 2CONSTANT M     \ SCI character word length
  46. SCCR1 3 2CONSTANT WAKE  \ Wake-up select
  47.  
  48. SCCR2 7 2CONSTANT TIE   \ Transmit interrupt enable
  49. SCCR2 6 2CONSTANT TCIE  \ Transmit complete interrupt enable
  50. SCCR2 5 2CONSTANT RIE   \ Receive interrupt enable
  51. SCCR2 4 2CONSTANT ILIE  \ Idle line interrupe enable
  52. SCCR2 3 2CONSTANT TE    \ Transmit enable
  53. SCCR2 2 2CONSTANT RE    \ Receive enable
  54. SCCR2 1 2CONSTANT RWU   \ Receiver wake-up
  55. SCCR2 0 2CONSTANT SBK   \ Send break
  56.  
  57. SCSR 7 2CONSTANT TDRE   \ Transmit data register empty
  58. SCSR 6 2CONSTANT TC     \ Transmit complete
  59. SCSR 5 2CONSTANT RDRF   \ Receive data register full
  60. SCSR 4 2CONSTANT IDLE   \ Idle line detect
  61. SCSR 3 2CONSTANT ORE    \ Overrun error
  62. SCSR 2 2CONSTANT NF     \ Noise flag
  63. SCSR 1 2CONSTANT FE     \ Framing error
  64.  
  65. TCR 7 2CONSTANT ICIE    \ Input capture interrupt enable
  66. TCR 6 2CONSTANT OCIE    \ Output compare interrupt enable
  67. TCR 5 2CONSTANT TOIE    \ Timer overflow interrupt enable
  68. TCR 1 2CONSTANT IEDG    \ Input edge
  69. TCR 0 2CONSTANT OLVL    \ Output level
  70.  
  71. TSR 7 2CONSTANT ICF     \ Input capture flag
  72. TSR 6 2CONSTANT OCF     \ Output compare flag
  73. TSR 5 2CONSTANT TOF     \ Timer overflow flag
  74.  
  75. DECIMAL
  76.  
  77.