home *** CD-ROM | disk | FTP | other *** search
/ Programmer 7500 / MAX_PROGRAMMERS.iso / INFO / ASMUTL / PC370.ZIP / XA.DOC < prev    next >
Encoding:
Text File  |  1987-04-19  |  2.3 KB  |  48 lines
  1. PC/370 contains the following extended XA architecture support
  2.  
  3.   1.  A370 supports 25 XA instructions as defined in the
  4.       IBM System/370 XA Principles of Operation manual version
  5.       SA22-7085 including the non-privileged instructions
  6.       BAS, BASR, and MVCIN.
  7.  
  8.   2.  A370 supports 3 XA instructions BASSM, BSM, and IPM as
  9.       described in the IBM System/370 Extended Architecture
  10.       Principles of Operation SA22-7085.  They are as follows:
  11.  
  12.       a.  BSM  R1,R2    (RR)   operation code X'0B'
  13.  
  14.           The PSW addressing mode bit is stored in bit 0 of R1.
  15.           If R2 is not zero, bit 0 of R2 is stored in PSW address
  16.           mode bit and control is transferred to 31 bit address in R2.
  17.  
  18.       b,  BASSM  R1,R2   (RR)  operation code X'0C'
  19.  
  20.           The 31 bit address of the next instruction is stored in
  21.           R1.  The PSW addressing mode bit is stored in bit 0 of R1.
  22.           If R2 is not zero, bit 0 of register R2 is stored in the
  23.           PSW address mode bit and control is transferred to the
  24.           31 bit address in R2.
  25.  
  26.       c.  IPM  R1
  27.  
  28.           The condition code and program mask byte of the PSW is
  29.           stored in the high order byte of the specified register.
  30.           This instruction provides the same facility that
  31.           the BAL and BALR provided in 24 bit address mode.
  32.  
  33.   2.  E370 supports the 6 XA non-privileged instructions
  34.       BAS, BASR, MVCIN, BASSM, IPM, and BSM.  When the emulator is in
  35.       31 bit mode, the PSW format displayed by MMDBUG is extended mode
  36.       with the high address bit on.  The emulator defaults to 24 bit
  37.       mode and the 370 basic PSW format.
  38.  
  39.   3.  The standard instructions LA, BAL, BALR, EDMK, and TRT
  40.       now support both the 24 bit and 31 bit addressing modes
  41.       as set by BASSM or BSM using the PSW address mode bit.
  42.       Note that in 31 bit addressing mode the LA instruction
  43.       adds all 31 bits of the index and base register plus displacement
  44.       and clears only the high bit of the result.  This means the high
  45.       byte of the index and base must be cleared when using 24 bit
  46.       addresses in 31 bit mode.
  47.  
  48.