home *** CD-ROM | disk | FTP | other *** search
/ Linux Cubed Series 4: GNU Archives / Linux Cubed Series 4 - GNU Archives.iso / gnu / binutils.7 / binutils / binutils-2.7 / include / opcode / hppa.h < prev    next >
Encoding:
C/C++ Source or Header  |  1996-07-04  |  21.5 KB  |  472 lines
  1. /* Table of opcodes for the PA-RISC.
  2.    Copyright (C) 1990, 1991, 1993, 1995 Free Software Foundation, Inc.
  3.  
  4.    Contributed by the Center for Software Science at the
  5.    University of Utah (pa-gdb-bugs@cs.utah.edu).
  6.  
  7. This file is part of GAS, the GNU Assembler, and GDB, the GNU disassembler.
  8.  
  9. GAS/GDB is free software; you can redistribute it and/or modify
  10. it under the terms of the GNU General Public License as published by
  11. the Free Software Foundation; either version 1, or (at your option)
  12. any later version.
  13.  
  14. GAS/GDB is distributed in the hope that it will be useful,
  15. but WITHOUT ANY WARRANTY; without even the implied warranty of
  16. MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  17. GNU General Public License for more details.
  18.  
  19. You should have received a copy of the GNU General Public License
  20. along with GAS or GDB; see the file COPYING.  If not, write to
  21. the Free Software Foundation, 59 Temple Place - Suite 330, Boston, MA 02111-1307, USA.  */
  22.  
  23. #if !defined(__STDC__) && !defined(const)
  24. #define const
  25. #endif
  26.  
  27. /*
  28.  * Structure of an opcode table entry.
  29.  */
  30.  
  31. /* There are two kinds of delay slot nullification: normal which is
  32.  * controled by the nullification bit, and conditional, which depends
  33.  * on the direction of the branch and its success or failure.
  34.  *
  35.  * NONE is unfortunately #defined in the hiux system include files.  
  36.  * #undef it away.
  37.  */
  38. #undef NONE
  39. struct pa_opcode
  40. {
  41.     const char *name;
  42.     unsigned long int match;    /* Bits that must be set...  */
  43.     unsigned long int mask;    /* ... in these bits. */
  44.     char *args;
  45.     enum pa_arch arch;
  46. };
  47.  
  48. /*
  49.    All hppa opcodes are 32 bits.
  50.  
  51.    The match component is a mask saying which bits must match a
  52.    particular opcode in order for an instruction to be an instance
  53.    of that opcode.
  54.  
  55.    The args component is a string containing one character
  56.    for each operand of the instruction.
  57.  
  58.    Bit positions in this description follow HP usage of lsb = 31,
  59.    "at" is lsb of field.
  60.  
  61.    In the args field, the following characters must match exactly:
  62.  
  63.     '+,() '
  64.  
  65.    In the args field, the following characters are unused:
  66.  
  67.     '  "#$%    *+- ./   3      :; =   '
  68.     ' B         L              [\] _'
  69.     '    e gh   lm   qr        { } '
  70.  
  71.    Here are all the characters:
  72.  
  73.     ' !"#$%&'()*+-,./0123456789:;<=>?@'
  74.     'ABCDEFGHIJKLMNOPQRSTUVWXYZ[\]^_'
  75.     'abcdefghijklmnopqrstuvwxyz{|}~'
  76.  
  77. Kinds of operands:
  78.    x    integer register field at 15.
  79.    b    integer register field at 10.
  80.    t    integer register field at 31.
  81.    y    floating point register field at 31
  82.    5    5 bit immediate at 15.
  83.    s    2 bit space specifier at 17.
  84.    S    3 bit space specifier at 18.
  85.    c    indexed load completer.
  86.    C    short load and store completer.
  87.    Y    Store Bytes Short completer
  88.    <    non-negated compare/subtract conditions.
  89.    a    compare/subtract conditions
  90.    d    non-negated add conditions
  91.    &    logical instruction conditions
  92.    U    unit instruction conditions
  93.    >    shift/extract/deposit conditions.
  94.    ~    bvb,bb conditions
  95.    V    5 bit immediate value at 31
  96.    i    11 bit immediate value at 31
  97.    j    14 bit immediate value at 31
  98.    k    21 bit immediate value at 31
  99.    n    nullification for branch instructions
  100.    N    nullification for spop and copr instructions
  101.    w    12 bit branch displacement
  102.    W    17 bit branch displacement (PC relative)
  103.    z    17 bit branch displacement (just a number, not an address)
  104.  
  105. Also these:
  106.  
  107.    p    5 bit shift count at 26 (to support the SHD instruction) encoded as
  108.         31-p
  109.    P    5 bit bit position at 26
  110.    T    5 bit field length at 31 (encoded as 32-T)
  111.    A    13 bit immediate at 18 (to support the BREAK instruction)
  112.    ^    like b, but describes a control register
  113.    Z    System Control Completer (to support LPA, LHA, etc.)
  114.    D    26 bit immediate at 31 (to support the DIAG instruction)
  115.  
  116.    f    3 bit Special Function Unit identifier at 25
  117.    O    20 bit Special Function Unit operation split between 15 bits at 20
  118.         and 5 bits at 31
  119.    o    15 bit Special Function Unit operation at 20
  120.    2    22 bit Special Function Unit operation split between 17 bits at 20
  121.         and 5 bits at 31
  122.    1    15 bit Special Function Unit operation split between 10 bits at 20
  123.         and 5 bits at 31
  124.    0    10 bit Special Function Unit operation split between 5 bits at 20
  125.         and 5 bits at 31
  126.    u    3 bit coprocessor unit identifier at 25
  127.    F    Source Floating Point Operand Format Completer encoded 2 bits at 20
  128.    I    Source Floating Point Operand Format Completer encoded 1 bits at 20
  129.     (for 0xe format FP instructions)
  130.    G    Destination Floating Point Operand Format Completer encoded 2 bits at 18
  131.    M    Floating-Point Compare Conditions (encoded as 5 bits at 31)
  132.    ?    non-negated/negated compare/subtract conditions.
  133.    @    non-negated/negated add conditions.
  134.    !    non-negated add conditions.
  135.  
  136.    s    2 bit space specifier at 17.
  137.    b    register field at 10.
  138.    r    5 bit immediate value at 31 (for the break instruction)
  139.     (very similar to V above, except the value is unsigned instead of
  140.     low_sign_ext)
  141.    R    5 bit immediate value at 15 (for the ssm, rsm, probei instructions)
  142.     (same as r above, except the value is in a different location)
  143.    Q    5 bit immediate value at 10 (a bit position specified in
  144.     the bb instruction. It's the same as r above, except the
  145.         value is in a different location)
  146.    |    shift/extract/deposit conditions when used in a conditional branch
  147.  
  148. And these (PJH) for PA-89 F.P. registers and instructions:
  149.  
  150.    v    a 't' operand type extended to handle L/R register halves.
  151.    E    a 'b' operand type extended to handle L/R register halves.
  152.    X    an 'x' operand type extended to handle L/R register halves.
  153.    J    a 'b' operand type further extended to handle extra 1.1 registers
  154.    K    a 'x' operand type further extended to handle extra 1.1 registers
  155.    4    a variation of the 'b' operand type for 'fmpyadd' and 'fmpysub'
  156.    6    a variation of the 'x' operand type for 'fmpyadd' and 'fmpysub'
  157.    7    a variation of the 't' operand type for 'fmpyadd' and 'fmpysub'
  158.    8    5 bit register field at 20 (used in 'fmpyadd' and 'fmpysub')
  159.    9    5 bit register field at 25 (used in 'fmpyadd' and 'fmpysub')
  160.    H    Floating Point Operand Format at 26 for 'fmpyadd' and 'fmpysub'
  161.         (very similar to 'F')
  162. */
  163.  
  164. /* The order of the opcodes in this table is significant:
  165.  
  166.    * The assembler requires that all instances of the same mnemonic must be
  167.    consecutive.  If they aren't, the assembler will bomb at runtime.
  168.  
  169.    * The disassembler should not care about the order of the opcodes.  */
  170.  
  171. static const struct pa_opcode pa_opcodes[] =
  172. {
  173.  
  174. /* pseudo-instructions */
  175.  
  176. { "b",        0xe8000000, 0xffe0e000, "nW", pa10}, /* bl foo,r0 */
  177. { "ldi",    0x34000000, 0xffe0c000, "j,x", pa10},    /* ldo val(r0),r */
  178. { "comib",     0x84000000, 0xfc000000, "?n5,b,w", pa10}, /* comib{tf}*/
  179. { "comb",    0x80000000, 0xfc000000, "?nx,b,w", pa10}, /* comb{tf} */
  180. { "addb",    0xa0000000, 0xfc000000, "@nx,b,w", pa10}, /* addb{tf} */
  181. { "addib",    0xa4000000, 0xfc000000, "@n5,b,w", pa10}, /* addib{tf}*/
  182. { "nop",        0x08000240, 0xffffffff, "", pa10},      /* or 0,0,0 */
  183. { "copy",       0x08000240, 0xffe0ffe0, "x,t", pa10},   /* or r,0,t */
  184. { "mtsar",      0x01601840, 0xffe0ffff, "x", pa10}, /* mtctl r,cr11 */
  185.  
  186. /* Loads and Stores for integer registers.  */
  187. { "ldw",        0x48000000, 0xfc000000, "j(s,b),x", pa10},
  188. { "ldw",        0x48000000, 0xfc000000, "j(b),x", pa10},
  189. { "ldh",        0x44000000, 0xfc000000, "j(s,b),x", pa10},
  190. { "ldh",        0x44000000, 0xfc000000, "j(b),x", pa10},
  191. { "ldb",        0x40000000, 0xfc000000, "j(s,b),x", pa10},
  192. { "ldb",        0x40000000, 0xfc000000, "j(b),x", pa10},
  193. { "stw",        0x68000000, 0xfc000000, "x,j(s,b)", pa10},
  194. { "stw",        0x68000000, 0xfc000000, "x,j(b)", pa10},
  195. { "sth",        0x64000000, 0xfc000000, "x,j(s,b)", pa10},
  196. { "sth",        0x64000000, 0xfc000000, "x,j(b)", pa10},
  197. { "stb",        0x60000000, 0xfc000000, "x,j(s,b)", pa10},
  198. { "stb",        0x60000000, 0xfc000000, "x,j(b)", pa10},
  199. { "ldwm",       0x4c000000, 0xfc000000, "j(s,b),x", pa10},
  200. { "ldwm",       0x4c000000, 0xfc000000, "j(b),x", pa10},
  201. { "stwm",       0x6c000000, 0xfc000000, "x,j(s,b)", pa10},
  202. { "stwm",       0x6c000000, 0xfc000000, "x,j(b)", pa10},
  203. { "ldwx",       0x0c000080, 0xfc001fc0, "cx(s,b),t", pa10},
  204. { "ldwx",       0x0c000080, 0xfc001fc0, "cx(b),t", pa10},
  205. { "ldhx",       0x0c000040, 0xfc001fc0, "cx(s,b),t", pa10},
  206. { "ldhx",       0x0c000040, 0xfc001fc0, "cx(b),t", pa10},
  207. { "ldbx",       0x0c000000, 0xfc001fc0, "cx(s,b),t", pa10},
  208. { "ldbx",       0x0c000000, 0xfc001fc0, "cx(b),t", pa10},
  209. { "ldwax",      0x0c000180, 0xfc00dfc0, "cx(b),t", pa10},
  210. { "ldcwx",      0x0c0001c0, 0xfc001fc0, "cx(s,b),t", pa10},
  211. { "ldcwx",      0x0c0001c0, 0xfc001fc0, "cx(b),t", pa10},
  212. { "ldws",    0x0c001080, 0xfc001fc0, "C5(s,b),t", pa10},
  213. { "ldws",    0x0c001080, 0xfc001fc0, "C5(b),t", pa10},
  214. { "ldhs",    0x0c001040, 0xfc001fc0, "C5(s,b),t", pa10},
  215. { "ldhs",    0x0c001040, 0xfc001fc0, "C5(b),t", pa10},
  216. { "ldbs",    0x0c001000, 0xfc001fc0, "C5(s,b),t", pa10},
  217. { "ldbs",    0x0c001000, 0xfc001fc0, "C5(b),t", pa10},
  218. { "ldwas",    0x0c001180, 0xfc00dfc0, "C5(b),t", pa10},
  219. { "ldcws",    0x0c0011c0, 0xfc001fc0, "C5(s,b),t", pa10},
  220. { "ldcws",    0x0c0011c0, 0xfc001fc0, "C5(b),t", pa10},
  221. { "stws",    0x0c001280, 0xfc001fc0, "Cx,V(s,b)", pa10},
  222. { "stws",    0x0c001280, 0xfc001fc0, "Cx,V(b)", pa10},
  223. { "sths",    0x0c001240, 0xfc001fc0, "Cx,V(s,b)", pa10},
  224. { "sths",    0x0c001240, 0xfc001fc0, "Cx,V(b)", pa10},
  225. { "stbs",    0x0c001200, 0xfc001fc0, "Cx,V(s,b)", pa10},
  226. { "stbs",    0x0c001200, 0xfc001fc0, "Cx,V(b)", pa10},
  227. { "stwas",    0x0c001380, 0xfc00dfc0, "Cx,V(b)", pa10},
  228. { "stbys",    0x0c001300, 0xfc001fc0, "Yx,V(s,b)", pa10},
  229. { "stbys",    0x0c001300, 0xfc001fc0, "Yx,V(b)", pa10},
  230.  
  231. /* Immediate instructions.  */
  232. { "ldo",    0x34000000, 0xfc00c000, "j(b),x", pa10},
  233. { "ldil",    0x20000000, 0xfc000000, "k,b", pa10},
  234. { "addil",    0x28000000, 0xfc000000, "k,b", pa10},
  235.  
  236. /* Branching instructions. */
  237. { "bl",        0xe8000000, 0xfc00e000, "nW,b", pa10},
  238. { "gate",    0xe8002000, 0xfc00e000, "nW,b", pa10},
  239. { "blr",    0xe8004000, 0xfc00e001, "nx,b", pa10},
  240. { "bv",        0xe800c000, 0xfc00e001, "nx(b)", pa10},
  241. { "bv",        0xe800c000, 0xfc00e001, "n(b)", pa10},
  242. { "be",        0xe0000000, 0xfc000000, "nz(S,b)", pa10},
  243. { "ble",    0xe4000000, 0xfc000000, "nz(S,b)", pa10},
  244. { "movb",    0xc8000000, 0xfc000000, "|nx,b,w", pa10},
  245. { "movib",    0xcc000000, 0xfc000000, "|n5,b,w", pa10},
  246. { "combt",    0x80000000, 0xfc000000, "<nx,b,w", pa10},
  247. { "combf",    0x88000000, 0xfc000000, "<nx,b,w", pa10},
  248. { "comibt",    0x84000000, 0xfc000000, "<n5,b,w", pa10},
  249. { "comibf",    0x8c000000, 0xfc000000, "<n5,b,w", pa10},
  250. { "addbt",    0xa0000000, 0xfc000000, "!nx,b,w", pa10},
  251. { "addbf",    0xa8000000, 0xfc000000, "!nx,b,w", pa10},
  252. { "addibt",    0xa4000000, 0xfc000000, "!n5,b,w", pa10},
  253. { "addibf",    0xac000000, 0xfc000000, "!n5,b,w", pa10},
  254. { "bvb",    0xc0000000, 0xffe00000, "~nx,w", pa10},
  255. { "bb",        0xc4000000, 0xfc000000, "~nx,Q,w", pa10}, 
  256.  
  257. /* Computation Instructions */
  258.  
  259. { "add",        0x08000600, 0xfc000fe0, "dx,b,t", pa10},
  260. { "addl",       0x08000a00, 0xfc000fe0, "dx,b,t", pa10},
  261. { "addo",       0x08000e00, 0xfc000fe0, "dx,b,t", pa10},
  262. { "addc",       0x08000700, 0xfc000fe0, "dx,b,t", pa10},
  263. { "addco",      0x08000f00, 0xfc000fe0, "dx,b,t", pa10},
  264. { "sh1add",     0x08000640, 0xfc000fe0, "dx,b,t", pa10},
  265. { "sh1addl",    0x08000a40, 0xfc000fe0, "dx,b,t", pa10},
  266. { "sh1addo",    0x08000e40, 0xfc000fe0, "dx,b,t", pa10},
  267. { "sh2add",     0x08000680, 0xfc000fe0, "dx,b,t", pa10},
  268. { "sh2addl",    0x08000a80, 0xfc000fe0, "dx,b,t", pa10},
  269. { "sh2addo",    0x08000e80, 0xfc000fe0, "dx,b,t", pa10},
  270. { "sh3add",     0x080006c0, 0xfc000fe0, "dx,b,t", pa10},
  271. { "sh3addl",    0x08000ac0, 0xfc000fe0, "dx,b,t", pa10},
  272. { "sh3addo",    0x08000ec0, 0xfc000fe0, "dx,b,t", pa10},
  273. { "sub",        0x08000400, 0xfc000fe0, "ax,b,t", pa10},
  274. { "subo",       0x08000c00, 0xfc000fe0, "ax,b,t", pa10},
  275. { "subb",       0x08000500, 0xfc000fe0, "ax,b,t", pa10},
  276. { "subbo",      0x08000d00, 0xfc000fe0, "ax,b,t", pa10},
  277. { "subt",       0x080004c0, 0xfc000fe0, "ax,b,t", pa10},
  278. { "subto",      0x08000cc0, 0xfc000fe0, "ax,b,t", pa10},
  279. { "ds",         0x08000440, 0xfc000fe0, "ax,b,t", pa10},
  280. { "comclr",     0x08000880, 0xfc000fe0, "ax,b,t", pa10},
  281. { "or",         0x08000240, 0xfc000fe0, "&x,b,t", pa10},
  282. { "xor",        0x08000280, 0xfc000fe0, "&x,b,t", pa10},
  283. { "and",        0x08000200, 0xfc000fe0, "&x,b,t", pa10},
  284. { "andcm",      0x08000000, 0xfc000fe0, "&x,b,t", pa10},
  285. { "uxor",       0x08000380, 0xfc000fe0, "Ux,b,t", pa10},
  286. { "uaddcm",     0x08000980, 0xfc000fe0, "Ux,b,t", pa10},
  287. { "uaddcmt",    0x080009c0, 0xfc000fe0, "Ux,b,t", pa10},
  288. { "dcor",       0x08000b80, 0xfc1f0fe0, "Ub,t",   pa10},
  289. { "idcor",      0x08000bc0, 0xfc1f0fe0, "Ub,t",   pa10},
  290. { "addi",       0xb4000000, 0xfc000800, "di,b,x", pa10},
  291. { "addio",      0xb4000800, 0xfc000800, "di,b,x", pa10},
  292. { "addit",      0xb0000000, 0xfc000800, "di,b,x", pa10},
  293. { "addito",     0xb0000800, 0xfc000800, "di,b,x", pa10},
  294. { "subi",       0x94000000, 0xfc000800, "ai,b,x", pa10},
  295. { "subio",      0x94000800, 0xfc000800, "ai,b,x", pa10},
  296. { "comiclr",    0x90000000, 0xfc000800, "ai,b,x", pa10},
  297.  
  298. /* Extract and Deposit Instructions */
  299.  
  300. { "vshd",       0xd0000000, 0xfc001fe0, ">x,b,t", pa10},
  301. { "shd",        0xd0000800, 0xfc001c00, ">x,b,p,t", pa10},
  302. { "vextru",     0xd0001000, 0xfc001fe0, ">b,T,x", pa10},
  303. { "vextrs",     0xd0001400, 0xfc001fe0, ">b,T,x", pa10},
  304. { "extru",      0xd0001800, 0xfc001c00, ">b,P,T,x", pa10},
  305. { "extrs",      0xd0001c00, 0xfc001c00, ">b,P,T,x", pa10},
  306. { "zvdep",      0xd4000000, 0xfc001fe0, ">x,T,b", pa10},
  307. { "vdep",       0xd4000400, 0xfc001fe0, ">x,T,b", pa10},
  308. { "zdep",       0xd4000800, 0xfc001c00, ">x,p,T,b", pa10},
  309. { "dep",        0xd4000c00, 0xfc001c00, ">x,p,T,b", pa10},
  310. { "zvdepi",     0xd4001000, 0xfc001fe0, ">5,T,b", pa10},
  311. { "vdepi",      0xd4001400, 0xfc001fe0, ">5,T,b", pa10},
  312. { "zdepi",      0xd4001800, 0xfc001c00, ">5,p,T,b", pa10},
  313. { "depi",       0xd4001c00, 0xfc001c00, ">5,p,T,b", pa10},
  314.  
  315. /* System Control Instructions */
  316.  
  317. { "break",      0x00000000, 0xfc001fe0, "r,A", pa10},
  318. { "rfi",        0x00000c00, 0xffffffff, "", pa10},
  319. { "rfir",       0x00000ca0, 0xffffffff, "", pa11},
  320. { "ssm",        0x00000d60, 0xffe0ffe0, "R,t", pa10},
  321. { "rsm",        0x00000e60, 0xffe0ffe0, "R,t", pa10},
  322. { "mtsm",       0x00001860, 0xffe0ffff, "x", pa10},
  323. { "ldsid",      0x000010a0, 0xfc1f3fe0, "(s,b),t", pa10},
  324. { "ldsid",      0x000010a0, 0xfc1f3fe0, "(b),t", pa10},
  325. { "mtsp",       0x00001820, 0xffe01fff, "x,S", pa10},
  326. { "mtctl",      0x00001840, 0xfc00ffff, "x,^", pa10},
  327. { "mfsp",       0x000004a0, 0xffff1fe0, "S,t", pa10},
  328. { "mfctl",      0x000008a0, 0xfc1fffe0, "^,t", pa10},
  329. { "sync",       0x00000400, 0xffffffff, "", pa10},
  330. { "syncdma",    0x00100400, 0xffffffff, "", pa10},
  331. { "prober",     0x04001180, 0xfc003fe0, "(s,b),x,t", pa10},
  332. { "prober",     0x04001180, 0xfc003fe0, "(b),x,t", pa10},
  333. { "proberi",    0x04003180, 0xfc003fe0, "(s,b),R,t", pa10},
  334. { "proberi",    0x04003180, 0xfc003fe0, "(b),R,t", pa10},
  335. { "probew",     0x040011c0, 0xfc003fe0, "(s,b),x,t", pa10},
  336. { "probew",     0x040011c0, 0xfc003fe0, "(b),x,t", pa10},
  337. { "probewi",    0x040031c0, 0xfc003fe0, "(s,b),R,t", pa10},
  338. { "probewi",    0x040031c0, 0xfc003fe0, "(b),R,t", pa10},
  339. { "lpa",        0x04001340, 0xfc003fc0, "Zx(s,b),t", pa10},
  340. { "lpa",        0x04001340, 0xfc003fc0, "Zx(b),t", pa10},
  341. { "lha",        0x04001300, 0xfc003fc0, "Zx(s,b),t", pa10},
  342. { "lha",        0x04001300, 0xfc003fc0, "Zx(b),t", pa10},
  343. { "lci",        0x04001300, 0xfc003fe0, "x(s,b),t", pa10},
  344. { "lci",        0x04001300, 0xfc003fe0, "x(b),t", pa10},
  345. { "pdtlb",      0x04001200, 0xfc003fdf, "Zx(s,b)", pa10},
  346. { "pdtlb",      0x04001200, 0xfc003fdf, "Zx(b)", pa10},
  347. { "pitlb",      0x04000200, 0xfc003fdf, "Zx(s,b)", pa10},
  348. { "pitlb",      0x04000200, 0xfc003fdf, "Zx(b)", pa10},
  349. { "pdtlbe",     0x04001240, 0xfc003fdf, "Zx(s,b)", pa10},
  350. { "pdtlbe",     0x04001240, 0xfc003fdf, "Zx(b)", pa10},
  351. { "pitlbe",     0x04000240, 0xfc003fdf, "Zx(s,b)", pa10},
  352. { "pitlbe",     0x04000240, 0xfc003fdf, "Zx(b)", pa10},
  353. { "idtlba",     0x04001040, 0xfc003fff, "x,(s,b)", pa10},
  354. { "idtlba",     0x04001040, 0xfc003fff, "x,(b)", pa10},
  355. { "iitlba",     0x04000040, 0xfc003fff, "x,(s,b)", pa10},
  356. { "iitlba",     0x04000040, 0xfc003fff, "x,(b)", pa10},
  357. { "idtlbp",     0x04001000, 0xfc003fff, "x,(s,b)", pa10},
  358. { "idtlbp",     0x04001000, 0xfc003fff, "x,(b)", pa10},
  359. { "iitlbp",     0x04000000, 0xfc003fff, "x,(s,b)", pa10},
  360. { "iitlbp",     0x04000000, 0xfc003fff, "x,(b)", pa10},
  361. { "pdc",        0x04001380, 0xfc003fdf, "Zx(s,b)", pa10},
  362. { "pdc",        0x04001380, 0xfc003fdf, "Zx(b)", pa10},
  363. { "fdc",        0x04001280, 0xfc003fdf, "Zx(s,b)", pa10},
  364. { "fdc",        0x04001280, 0xfc003fdf, "Zx(b)", pa10},
  365. { "fic",        0x04000280, 0xfc003fdf, "Zx(s,b)", pa10},
  366. { "fic",        0x04000280, 0xfc003fdf, "Zx(b)", pa10},
  367. { "fdce",       0x040012c0, 0xfc003fdf, "Zx(s,b)", pa10},
  368. { "fdce",       0x040012c0, 0xfc003fdf, "Zx(b)", pa10},
  369. { "fice",       0x040002c0, 0xfc003fdf, "Zx(s,b)", pa10},
  370. { "fice",       0x040002c0, 0xfc003fdf, "Zx(b)", pa10},
  371. { "diag",       0x14000000, 0xfc000000, "D", pa10},
  372.  
  373. /* gfw and gfr are not in the HP PA 1.1 manual, but they are in either
  374.    the Timex FPU or the Mustang ERS (not sure which) manual.  */
  375. { "gfw",    0x04001680, 0xfc003fdf, "Zx(s,b)", pa11},
  376. { "gfw",    0x04001680, 0xfc003fdf, "Zx(b)", pa11},
  377. { "gfr",    0x04001a80, 0xfc003fdf, "Zx(s,b)", pa11},
  378. { "gfr",    0x04001a80, 0xfc003fdf, "Zx(b)", pa11},
  379.  
  380. /* Floating Point Coprocessor Instructions */
  381.   
  382. { "fldwx",      0x24000000, 0xfc001f80, "cx(s,b),v", pa10},
  383. { "fldwx",      0x24000000, 0xfc001f80, "cx(b),v", pa10},
  384. { "flddx",      0x2c000000, 0xfc001fc0, "cx(s,b),y", pa10},
  385. { "flddx",      0x2c000000, 0xfc001fc0, "cx(b),y", pa10},
  386. { "fstwx",      0x24000200, 0xfc001f80, "cv,x(s,b)", pa10},
  387. { "fstwx",      0x24000200, 0xfc001f80, "cv,x(b)", pa10},
  388. { "fstdx",      0x2c000200, 0xfc001fc0, "cy,x(s,b)", pa10},
  389. { "fstdx",      0x2c000200, 0xfc001fc0, "cy,x(b)", pa10},
  390. { "fstqx",      0x3c000200, 0xfc001fc0, "cy,x(s,b)", pa10},
  391. { "fstqx",      0x3c000200, 0xfc001fc0, "cy,x(b)", pa10},
  392. { "fldws",      0x24001000, 0xfc001f80, "C5(s,b),v", pa10},
  393. { "fldws",      0x24001000, 0xfc001f80, "C5(b),v", pa10},
  394. { "fldds",      0x2c001000, 0xfc001fc0, "C5(s,b),y", pa10},
  395. { "fldds",      0x2c001000, 0xfc001fc0, "C5(b),y", pa10},
  396. { "fstws",      0x24001200, 0xfc001f80, "Cv,5(s,b)", pa10},
  397. { "fstws",      0x24001200, 0xfc001f80, "Cv,5(b)", pa10},
  398. { "fstds",      0x2c001200, 0xfc001fc0, "Cy,5(s,b)", pa10},
  399. { "fstds",      0x2c001200, 0xfc001fc0, "Cy,5(b)", pa10},
  400. { "fstqs",      0x3c001200, 0xfc001fc0, "Cy,5(s,b)", pa10},
  401. { "fstqs",      0x3c001200, 0xfc001fc0, "Cy,5(b)", pa10},
  402. { "fadd",       0x30000600, 0xfc00e7e0, "FE,X,v", pa10},
  403. { "fadd",       0x38000600, 0xfc00e720, "IJ,K,v", pa10},
  404. { "fsub",       0x30002600, 0xfc00e7e0, "FE,X,v", pa10},
  405. { "fsub",       0x38002600, 0xfc00e720, "IJ,K,v", pa10},
  406. { "fmpy",       0x30004600, 0xfc00e7e0, "FE,X,v", pa10},
  407. { "fmpy",       0x38004600, 0xfc00e720, "IJ,K,v", pa10},
  408. { "fdiv",       0x30006600, 0xfc00e7e0, "FE,X,v", pa10},
  409. { "fdiv",       0x38006600, 0xfc00e720, "IJ,K,v", pa10},
  410. { "fsqrt",      0x30008000, 0xfc1fe7e0, "FE,v", pa10},
  411. { "fsqrt",      0x38008000, 0xfc1fe720, "FJ,v", pa10},
  412. { "fabs",       0x30006000, 0xfc1fe7e0, "FE,v", pa10},
  413. { "fabs",       0x38006000, 0xfc1fe720, "FJ,v", pa10},
  414. { "frem",       0x30008600, 0xfc00e7e0, "FE,X,v", pa10},
  415. { "frem",       0x38008600, 0xfc00e720, "FJ,K,v", pa10},
  416. { "frnd",       0x3000a000, 0xfc1fe7e0, "FE,v", pa10},
  417. { "frnd",       0x3800a000, 0xfc1fe720, "FJ,v", pa10},
  418. { "fcpy",       0x30004000, 0xfc1fe7e0, "FE,v", pa10},
  419. { "fcpy",       0x38004000, 0xfc1fe720, "FJ,v", pa10},
  420. { "fcnvff",     0x30000200, 0xfc1f87e0, "FGE,v", pa10},
  421. { "fcnvff",     0x38000200, 0xfc1f8720, "FGJ,v", pa10},
  422. { "fcnvxf",     0x30008200, 0xfc1f87e0, "FGE,v", pa10},
  423. { "fcnvxf",     0x38008200, 0xfc1f8720, "FGJ,v", pa10},
  424. { "fcnvfx",     0x30010200, 0xfc1f87e0, "FGE,v", pa10},
  425. { "fcnvfx",     0x38010200, 0xfc1f8720, "FGJ,v", pa10},
  426. { "fcnvfxt",    0x30018200, 0xfc1f87e0, "FGE,v", pa10},
  427. { "fcnvfxt",    0x38018200, 0xfc1f8720, "FGJ,v", pa10},
  428. { "fcmp",       0x30000400, 0xfc00e7e0, "FME,X", pa10},
  429. { "fcmp",       0x38000400, 0xfc00e720, "IMJ,K", pa10},
  430. { "xmpyu",    0x38004700, 0xfc00e720, "E,X,v", pa11},
  431. { "fmpyadd",    0x18000000, 0xfc000000, "H4,6,7,9,8", pa11},
  432. { "fmpysub",    0x98000000, 0xfc000000, "H4,6,7,9,8", pa11},
  433. { "ftest",      0x30002420, 0xffffffff, "", pa10},
  434.  
  435.  
  436. /* Assist Instructions */
  437.  
  438. { "spop0",      0x10000000, 0xfc000600, "f,ON", pa10},
  439. { "spop1",      0x10000200, 0xfc000600, "f,oNt", pa10},
  440. { "spop2",      0x10000400, 0xfc000600, "f,1Nb", pa10},
  441. { "spop3",      0x10000600, 0xfc000600, "f,0Nx,b", pa10},
  442. { "copr",       0x30000000, 0xfc000000, "u,2N", pa10},
  443. { "cldwx",      0x24000000, 0xfc001e00, "ucx(s,b),t", pa10},
  444. { "cldwx",      0x24000000, 0xfc001e00, "ucx(b),t", pa10},
  445. { "clddx",      0x2c000000, 0xfc001e00, "ucx(s,b),t", pa10},
  446. { "clddx",      0x2c000000, 0xfc001e00, "ucx(b),t", pa10},
  447. { "cstwx",      0x24000200, 0xfc001e00, "uct,x(s,b)", pa10},
  448. { "cstwx",      0x24000200, 0xfc001e00, "uct,x(b)", pa10},
  449. { "cstdx",      0x2c000200, 0xfc001e00, "uct,x(s,b)", pa10},
  450. { "cstdx",      0x2c000200, 0xfc001e00, "uct,x(b)", pa10},
  451. { "cldws",      0x24001000, 0xfc001e00, "uC5(s,b),t", pa10},
  452. { "cldws",      0x24001000, 0xfc001e00, "uC5(b),t", pa10},
  453. { "cldds",      0x2c001000, 0xfc001e00, "uC5(s,b),t", pa10},
  454. { "cldds",      0x2c001000, 0xfc001e00, "uC5(b),t", pa10},
  455. { "cstws",      0x24001200, 0xfc001e00, "uCt,5(s,b)", pa10},
  456. { "cstws",      0x24001200, 0xfc001e00, "uCt,5(b)", pa10},
  457. { "cstds",      0x2c001200, 0xfc001e00, "uCt,5(s,b)", pa10},
  458. { "cstds",      0x2c001200, 0xfc001e00, "uCt,5(b)", pa10},
  459. };
  460.  
  461. #define NUMOPCODES ((sizeof pa_opcodes)/(sizeof pa_opcodes[0]))
  462.  
  463. /* SKV 12/18/92. Added some denotations for various operands. */
  464.  
  465. #define PA_IMM11_AT_31 'i'
  466. #define PA_IMM14_AT_31 'j'
  467. #define PA_IMM21_AT_31 'k'
  468. #define PA_DISP12 'w'
  469. #define PA_DISP17 'W'
  470.  
  471. #define N_HPPA_OPERAND_FORMATS 5
  472.