home *** CD-ROM | disk | FTP | other *** search
/ HAM Radio 1 / HamRadio.cdr / tech / palsum2 / examples.dat < prev    next >
Encoding:
Text File  |  1988-02-04  |  9.9 KB  |  286 lines
  1. 32VX10 SYNTAX EXAMPLE.
  2. ----------------------
  3.  
  4. 32VX10.PDS    EXAMPLE ON HOW TO PROGRAM BOOLEAN
  5.                 EQUATIONS FOR A PAL32VX10 PART.
  6.                            
  7.  
  8. STATE SYNTAX EXAMPLES.
  9. ----------------------
  10.  
  11. FILE NAME    DESCRIPTION                    DEVICE TYPE
  12. ---------    -----------                    -----------
  13.  
  14. STRAFFIC.PDS    TRAFFIC SIGNAL CONTROLLER            PMS14R21
  15.  
  16. PRODCDER.PDS    QIC-02 COMMAND DECODER                PMS14R21
  17.  
  18.         THIS APPLICATION IMPLEMENTS A QIC-02 COMMAND DECODER 
  19.         USING A PROSE DEVICE, A PAL DEVICE, AND A PLE DEVICE. 
  20.  
  21. 4WAYTRAF.PDS    4-WAY TRAFFIC LIGHT CONTROLLER            PMS14R21
  22.  
  23. BOOLEAN EQUATIONS EXAMPLES.
  24. ---------------------------
  25.  
  26. FILE NAME    DESCRIPTION                    DEVICE TYPE
  27. ---------    -----------                    -----------
  28. 9BITCNT.PDS    9 BIT COUNTER                    20X10
  29.   
  30.         The 9-bit synchronous counter has parallel load, increment,
  31.         and hold capabilities. The carry out pin (/CO) shows how to
  32.         implement a carry out using a register by anticipated one
  33.         count before the terminal count if counting and the terminal
  34.         count if loading.
  35.   
  36.         Operations Table
  37.   
  38.         /OC   CLK   /LD   D8-D0   Q8-Q0     Operation
  39.             ----------------------------------------------
  40.              H     X     X      X       Z       HI-Z
  41.               L     L     X      X       Q       Hold
  42.              L     C     L      D       D       Load
  43.              L     C     H      X    Q PLUS 1   Increment
  44.             ----------------------------------------------
  45.   
  46. 8COUNT.PDS    8 BIT COUNTER                    20X8
  47.   
  48.         This 8-bit up/down counter has the hold and load
  49.         capabilities. It sets all the outputs high if SET=high.
  50.         It loads new value when SET=low and LOAD=high. Else it
  51.         counts up if UP=high and counts down if UP=low.
  52.   
  53. DCOUNT.PDS    5 BIT DOWN COUNTER                20RA10
  54.  
  55. CONTROL.PDS    DEC PDP-11 UNIBUS INTERRUPT CONTROLLER        20RA10
  56.  
  57. OCTCOMP.PDS    OCTAL COMPARATOR                16C1
  58.  
  59.         The octal comparator establishes when two 8-bit data
  60.         strings (A7-A0) and (B7-B0) are equivalent (EQ=H) or
  61.         equivalent (NE=H).
  62.  
  63. 3TO8DMUX.PDS    3-8 DEMULTIPLEXER                16R8
  64.  
  65.         The 3-to-8 demultiplexer with control storage provides a
  66.         conventional 8-bit demux function combined with control
  67.         storage functions:load true, load complement, hold, toggle,
  68.         polarity, clear and preset. Five inputs(/LD,/CLR,/PR,POL,
  69.         TOG) select one of six operations. The six operations are
  70.         summarized in the following operations table:
  71.   
  72.         Control   Functions   Polarity Inputs Outputs
  73.         /OC CLK /CLR /PR /LD  POL  TOG  ABC    Q7-Q0  Operation
  74.         ----------------------------------------------------------
  75.          H   X    X   X   X    X    X    X       Z    HI-Z
  76.          L   C    L   X   X    X    X    X       L    Clear
  77.          L   C    H   L   X    X    X    X       H    PRESET
  78.          L   C    H   H   L    H    X    I      MUX   Load true
  79.          L   C    H   H   L    L    X    I     /MUX   Load COMP
  80.          L   C    H   H   H    X    L    X       Q    Hold
  81.          L   C    H   H   H    X    H    X      /Q    Tog polarity
  82.         -----------------------------------------------------------
  83.   
  84. CRT.PDS        CRT CONTROLLER LOGIC                20RA10
  85.  
  86. PORT.PDS    7-BIT I/O PORT WITH HANDSHAKE LOGIC        20RA10
  87.  
  88. BARREL.PD╙    BARREL SHIFTER                    64R32
  89.  
  90.         The 16-bit barrel shifter will shift 16 bits of data
  91.         (D15-D0) a number of locations into the output pins, as
  92.         specified by the binary encoded input.
  93.         Inputs are shown by D. Si are shift amount inputs and
  94.         Qj are outputs. 16 product terms in each output pair
  95.         are directed to one output; thus only 16 out of 32
  96.         output pins are used.
  97.  
  98. 4CNT.PDS    4 BIT COUNTER                    16RP4
  99.   
  100.         The 4-bit counter counts up or down and has the clear and
  101.         load capability. The clear operation overrides count and
  102.         load. The counter counts up when CLR=low, LOAD=low, and
  103.         UP=high. 
  104.  
  105. 4-16DEC.PDS    4 - 16 DECODER                    6L16
  106.   
  107.         The 4 to 16 decoder, decodes four binary decoded inputs
  108.         into one of 16 mutually exclusive outputs, whenever the
  109.         two enable lines EN1 and EN2 are high. When one or both
  110.         of the enable lines are low the outputs are all set to
  111.         high values.
  112.  
  113. 10COUNT.PDS    10 BIT COUNTER                    20RS10
  114.  
  115.         The 10-bit counter increments on the rising edge of the
  116.         clock input (CLK), if CNT input is high. The outputs are
  117.         HIGH-Z when the enable line (/OE) is high and enabled
  118.         when the enable line (/OE) is low. The counter is
  119.         cleared (all lows) if CLR=HIGH.
  120.  
  121. ADREG16.PDS    16-BIT ADDRESSABLE REGISTER            32R16
  122.  
  123.         The 16-bit addressable register loads one of 16 registers
  124.         selected by ADDR[0..3] with data input, DATA.
  125.  
  126. MEMIO.PDS    PC I/O Mapper                    8L14
  127.  
  128.         Personal computers which are hardware compatible with the
  129.         ubiquitous IBM PC share this I/O map.
  130.  
  131. UPCOUNT.PDS    5 BIT UP COUNTER                20RA10
  132.  
  133. FLIPFLOP.PDS    BASIC FLIP FLOPS                16RP8
  134.  
  135. MEMORY.PDS    MEMORY HANDSHAKE LOGIC                16RP6
  136.  
  137. ARBITER .PDS    3 BIT ARBITER                    20RA10
  138.  
  139. LINK.PDS    SERIAL DATA LINK CONTROLLER            20RA10
  140.  
  141. LATCH.PDS    OCTAL LATCH                    10H20P8
  142.  
  143.         The octal latch is an 8-bit latch with load, hold and clear
  144.         capability. Clear sets all outputs to low and overrides
  145.         hold. Load operation loads inputs (D0-D7) into the latch.
  146.         The hold operation holds the previous values of (Q0-Q7).
  147.  
  148. 9BITREG.PDS    9 BIT REGISTER                    20X10
  149.  
  150.         This is a design of a 9-bit register with parallel load
  151.         and hold capabilities. The operations of this register are
  152.         summarized in the following operations table:
  153.  
  154.              /OC  CLK  /LD  D8-D0  Q8-Q0    Operation
  155.             ------------------------------------------
  156.              H    X    X     X      Z      HI-Z
  157.              L    1    H     X      Q      Hold
  158.              L    1    L     D      D      Load
  159.             ------------------------------------------
  160.  
  161. 10BITREG.PDS    10 BIT REGISTER                    20X10
  162.  
  163.         The 10-bit register loads the data (D9-D0) on the rising
  164.         edge of the clock(CLK) into the register(Q9-Q0). The data
  165.         is held in the register until the next posiyive edge of
  166.         the clock.
  167.   
  168.         /OC  CLK  D9-D0  Q9-Q0    Operation
  169.         ------------------------------------
  170.          H    X     X      Z      HI-Z
  171.          L    C     D      D      Load
  172.          L    L     X      Q      Hold
  173.         ------------------------------------
  174.   
  175. BTRAFFIC.PDS    TRAFFIC SIGNAL CONTROLLER            16RP8
  176.  
  177. DCODER.PDS    QIC-02 COMMAND DECODER PAL            20L8
  178.  
  179.         THIS PAL IS PART OF THE QIC-02 COMMAND SQUENCER DESIGN.
  180.         THE PRIMARY PURPOSE OF THIS PAL IS TO ENCODE 8 BIT COMMANDS 
  181.         INTO 4 BIT COMMAND CODES.  THIS PAL IS ALSO USED TO ENCODE 
  182.         TAPE DRIVE STATUS SIGNALS AND TO SELECT THE DRIVE NUMBER.  
  183.  
  184.  
  185. K7ENC1.PDS    1/2 RATE CONVOLUTION CODE ENCODER        32VX10
  186.  
  187.         1/2 rate convolution code encoder, constraint length (k=7)
  188.         This PAL 32VX10 design implements a high speed convolutional 
  189.         encoder with a constraint length k=7 and rate = 1/2.  This
  190.         encoder is used commonly in conjuction with a Viterbi,
  191.         trellis decoding algorithm.
  192.         Applications    include    geostationary    satellite 
  193.         communication, high speed local loop bypass networks etc.
  194.  
  195. K7ENC2.PDS    1/2 RATE CONVOLUTION CODE ENCODER        22V10
  196.  
  197.         Convolution code encoder, constraint length (k=7)
  198.         This PAL 22V10 design implements a high speed convolutional 
  199.         encoder with a constraint length k=7 and rate = 1/2.
  200.         This encoder is used commonly in conjuction with a Viterbi,
  201.         trellis decoding algorithm. Applications include 
  202.         geostationary satellite communication, high speed local
  203.         loop bypass networks etc.
  204.  
  205. COUNTER .PDS    COUNTER                        22V10
  206.  
  207.         SIMULATION OF A COUNTER. EQUATIONS ARE A COMBINATION
  208.         OF ACTIVE HIGH OR LOW AND REGISTER OR COMBINITORIAL.
  209.         PRELOAD AND GLOBAL RESET FUNCTIONS ARE INCLUDED.
  210.  
  211. B8ZSA.PDS    ENCODER. PAL-A                    16R8
  212.  
  213. B8ZSB.PDS    ENCODER. PAL-B                    16R6
  214.  
  215. B8ZSC.PDS    ENCODER. PAL-C                    16R6
  216.  
  217. CRC6.PDS    ERROR DETECTION PAL                20R6
  218.  
  219.         THE CRC-6 PAL PERFORMS ERROR DETECTION ON A SERIAL DATA
  220.         STREAM.  CRC-6 PAL SUPPORTS THE T1 Fe STANDARD FOR ERROR
  221.         DETECTION. THE CRC RESULT CAN BE OUTPUTTED EITHER IN SERIAL
  222.         OR IN PARALLEL.
  223.  
  224. DEC_R8.PDS    DECODER PAL                    16R8
  225.  
  226. SUPER.PDS    SUPER FRAME PAL FOR T1 INTERFACE        16R6
  227.  
  228.         This PAL counts the T1 Frames and controls the Signal Bits
  229.         extraction process, including Fly Wheeling.  It also provides
  230.         various other signals which indicate the frames with signal
  231.         bits The counter is reset with either RSTB or when frame 
  232.         detection is SUNK and frame 1 occurs from two different 
  233.         sources (FRM1 & SOF).
  234.  
  235. FDP.PDS        T1 FRAME DETECTION PAL FOR T1 INTERFACE        16L8
  236.  
  237.         This PAL monitors 12 193rd bits in the incoming T1 NRZ 
  238.         data stream.  It detects any valid Frame Patern (start 
  239.         of any Frame) and the start of Frame 1.
  240.  
  241. SYNC.PDS    T1 FRAME SYNC PAL FOR T1 INTERFACE        20R4
  242.  
  243.         This PAL decides whether the T1 Interface is in Frame Sync,
  244.         Sync, or Out of Sync.  It controls the Frame Sync process.
  245.  
  246. V32_2.PDS    TRELLIS ENCODER                    20RS8
  247.  
  248.         This PAL performs the signal  mapping onto the 32 
  249.         state constellation according to  CCITT V.32, 9600 bps
  250.         specification.
  251.  
  252. TREL12.PDS    TRELLIS ENCODER                    20RS8
  253.  
  254.         This PAL performs the signal  mapping onto the 32 
  255.         state constellation according to  CCITT V.32, 9600 bps
  256.         specification.
  257.  
  258. UDCOUNT.PDS    TEN BIT LOADABLE,EVEN BOUNDARY UP/DOWN COUNTER    PAL20X10.
  259.  
  260. 9BCASC1.PDS    NINE BIT CASCADABLE COUNTER, LOOK AHEAD CARRY   PAL20X10.
  261.  
  262. 9BCASC2.PDS    NINE BIT CASCADABLE COUNTER, MSD        PAL20X10.
  263.  
  264. VIDEO.PDS    VIDEO SHIFT REGISTER. WITH ATTRIBUTES        PAL20X8.
  265.  
  266. BBENCODE.PDS    MANCHESTER ENCODER FOR BYTE AND BIT INPUTS    PAL22V10.
  267.  
  268. PIPELINE.PDS    PIPELINE CONTROLLER FOR INSTRUCTION REGISTERS    PAL16R8D.
  269.  
  270. LIFORAM2.PDS    LIFO RAM CONTROLLER PATTERN 02 OF 2 (8K DEEP)    PAL20X8.
  271.  
  272. 180DEGC.PDS    180 DEGREE UP/DOWN COUNTER            PAL20X10.
  273.  
  274. 8BAPPREG.PDS    8 BIT SUCCESSIVE APPROXIMATION REGISTER        PAL20RS10.
  275.  
  276. 128LRAM.PDS    LIFO RAM CONTROLLER FOR 128 DEEP STACK        PAL32VX10.
  277.  
  278. PORTADPT.PDS    M68020 32/16/8 BIT PORT ADAPTOR            PAL20RA10.
  279.  
  280. VIDSREG.PDS    VIDEO SHIFT REGISTER PAL 3 OF 3            PAL32VX10.
  281.  
  282. VLSYNCG.PDS    VIDEO LINE SYNC GENERATOR            PAL32VX10.
  283.  
  284. LIFORAM3.PDF    PROVIDES CONTROL AND ADDRESSING FOR A           PAL22RX8.
  285.         32-LOCATION DEEP RAM-BASED LIFO
  286.